CPO, 실리콘포토닉스, 그리고 광학인터커넥팅에 대해 너무 피상적으로만 이해하고 있다고 느끼는 와중에 마침 좋은 스터디자료를 찾아서 내용을 정리해본다.
아래의 출처를 적지않은 자료소스는 모두 hn H LauUnimicron Technology Corporation의 PDF 파일에서 나온것이다.
CPO, AI 데이터센터가 빛을 칩 가까이 끌어당기는 이유
지금까지 데이터센터는 주로 장비 앞단에 꽂는 pluggable optical transceiver를 사용해왔다. 쉽게 말해 서버나 스위치 박스의 앞쪽 포트에 광모듈을 꽂고, 그 안에서 전기 신호를 빛으로 바꿔 광섬유로 내보내는 방식이다.
이 구조는 교체와 유지보수가 쉽다는 장점이 있지만, 스위치 ASIC에서 광트랜시버까지 전기 신호가 PCB 위를 비교적 긴 거리로 지나가야 한다. 데이터 속도가 올라갈수록 이 전기 경로는 전력 소모, 신호 손실, 지연 시간의 부담으로 바뀐다.
 |
| 출처 : 구글 나노바나나 |
1. CPO는 무엇인가: 빛을 칩 가까이에 배치하는 패키징 기술
CPO, Co-Packaged Optics는 광통신 부품을 스위치 ASIC 바로 옆 또는 같은 패키지 기판 위에 올리는 기술이다. 기존에는 전기 신호가 스위치 ASIC에서 PCB를 따라 장비 앞단의 광트랜시버까지 이동한 뒤 빛으로 바뀌었다. CPO에서는 이 변환 지점을 ASIC에 훨씬 가깝게 가져온다.
여기서 핵심은 “광통신”이라는 단어보다 패키징에 있다. Lau의 정의에 따르면 CPO는 ASIC Switch, PIC, EIC 같은 서로 다른 칩렛을 CPO substrate 또는 interposer 위에 통합하는 heterogeneous integration packaging method다. 즉 CPO는 단일 광소자 기술이 아니라, 전자 칩과 광 칩을 같은 패키지 안에서 짧게 연결하는 시스템 통합 기술이다.
CPO의 목적은 명확하다. 첫째, ASIC, PIC, EIC 사이의 전기 배선 길이를 줄인다. 둘째, 신호를 구동하는 데 필요한 전력을 낮춘다. 셋째, 지연 시간을 줄여 전기적 성능을 높인다. AI 데이터센터가 더 큰 대역폭과 낮은 전력 소모를 동시에 요구할수록 CPO의 필요성은 커진다.
2. 용어부터 쉽게 이해하기: ASIC, PIC, EIC, OE
CPO를 이해하려면 몇 가지 용어를 먼저 잡아야 한다.
ASIC Switch는 데이터센터 스위치의 두뇌다. 서버와 GPU에서 들어오는 데이터를 어느 방향으로 보낼지 결정한다. CPO 그림에서 중앙에 크게 놓인 칩이 보통 이 스위치 ASIC이다.
PIC, Photonic IC는 빛을 다루는 칩이다. 빛을 내보내는 laser, 빛을 받아들이는 photodiode, 빛의 경로를 만드는 waveguide, 전기 신호를 광 신호로 바꾸는 modulator 등이 PIC 영역에 들어간다.
EIC, Electronic IC는 PIC를 구동하고 신호를 증폭하는 전자 칩이다. 대표적으로 laser driver와 TIA가 있다. TIA, transimpedance amplifier는 photodiode가 받은 작은 전류 신호를 ASIC이 읽을 수 있는 전압 신호로 키워주는 회로다.
OE, Optical Engine은 PIC와 EIC, 광섬유 연결부를 묶은 광엔진이다. 기존 pluggable transceiver가 장비 앞단에 꽂는 독립 모듈이었다면, CPO의 optical engine은 ASIC 주변에 밀착 배치되는 초근접 광통신 블록에 가깝다.
TOSA는 Transmitting Optical Sub-Assembly로 전기 신호를 빛으로 바꿔 보내는 송신부다. ROSA는 Receiver Optical Sub-Assembly로 외부에서 들어온 빛을 다시 전기 신호로 바꾸는 수신부다. 아래 그림은 EIC가 CMOS 기반 컨트롤러 역할을 하고, PIC가 빛을 송수신하며 광 신호와 전기 신호를 변환한다고 설명한다.
 |
| 출처 나노바나나 |
3. 왜 CPO가 필요한가: 전기 신호의 길이를 줄이는 싸움
AI 데이터센터에서 데이터는 스위치 ASIC과 광섬유 사이를 끊임없이 오간다. 문제는 전기 신호가 고속으로 멀리 이동할수록 더 많은 에너지를 쓰고, 신호 품질도 나빠진다는 점이다. 그래서 산업의 방향은 명확하다. 전기 신호로 이동하는 구간을 줄이고, 가능한 빨리 빛으로 바꾸는 것이다.
이 변화는 단계적으로 진행된다. 첫 번째는 pluggable optics다. 광트랜시버가 장비 앞단에 꽂혀 있고, ASIC과 트랜시버 사이의 거리가 가장 길다. 두 번째는 OBO, On-Board Optics다. 광엔진을 보드 안쪽, ASIC 주변으로 옮긴다. 세 번째는 NPO, Near-Package Optics다. 광엔진과 ASIC을 더 고성능 기판 위에서 가깝게 연결한다. 마지막 단계가 CPO다. ASIC과 optical engine을 같은 CPO substrate 위에 올린다.
Lau의 아래그림은 이 네 구조를 비교하면서, pluggable 구조에서는 ASIC과 transceiver 사이 거리가 가장 멀어 전력과 전기적 성능이 가장 불리하고, CPO에서는 ASIC과 OE/EE가 고성능 CPO substrate 위에 함께 배치되기 때문에 전력과 전기 성능 측면에서 가장 유리하다고 정리한다.
4. CPO의 경제성: 성능뿐 아니라 전력 절감의 문제
CPO가 중요한 이유는 단순히 속도가 빨라지기 때문만은 아니다. AI 데이터센터에서는 전력 비용과 냉각 비용이 이미 핵심 제약이 되었다. 네트워크 장비가 더 많은 데이터를 처리하려면 광인터커넥트의 전력 효율이 좋아져야 한다.
아래의 power consumption 비교 그림은 pluggable 대비 CPO가 400G, 800G, 1.6T로 갈수록 전력 절감 효과가 커지는 방향을 보여준다. 특히 1.6T 구간에서는 CPO가 pluggable 대비 50% 이상의 power saving을 제공할 수 있다는 메시지를 제시한다.
이 그림의 의미는 크다. 데이터센터 네트워크가 800G에서 1.6T, 이후 3.2T급으로 올라갈수록 기존 pluggable 방식의 전력 부담은 더 커진다. 따라서 CPO는 “더 빠른 광통신 기술”을 넘어, AI 데이터센터의 전력 밀도 문제를 완화하는 패키징 전략으로 이해할 수 있다.
5. 2D CPO: ASIC, EIC, PIC를 옆으로 나란히 놓는 초기 구조
CPO의 가장 기본적인 형태는 2D heterogeneous integration이다. ASIC Switch, EIC, PIC를 같은 CPO substrate 위에 옆으로 배치한다. 전기 신호는 ASIC에서 EIC로 이동하고, EIC는 PIC를 구동하거나 PIC에서 온 신호를 증폭한다. PIC는 광섬유와 연결되어 빛을 주고받는다.
이 구조의 장점은 상대적으로 이해하기 쉽고 구현 난이도가 낮다는 점이다. ASIC과 optical engine이 같은 기판 위에 있기 때문에 pluggable보다 전기 경로가 짧다. 다만 모든 부품을 옆으로 펼쳐 놓기 때문에, 스위치 ASIC 주변에 배치할 수 있는 optical engine 수와 크기에 한계가 생긴다.
초기 CPO에서는 이 2D 구조가 자연스러운 출발점이다. 하지만 데이터센터 스위치가 25.6T에서 51.2T로 올라가면, 각 optical engine의 속도와 크기가 커진다. 같은 면적 안에 더 큰 OE를 더 많이 배치해야 하므로, 단순히 옆으로 늘어놓는 구조만으로는 한계가 생긴다.
6. 25.6T에서 51.2T로: 3D CPO가 필요한 이유
CPO가 3D로 발전하는 이유는 간단하다. 옆으로 놓을 공간이 부족해지기 때문이다. 아래 그림은 현재 25.6T Ethernet switch chip이 16개의 1.6Tbps OE를 필요로 하고, 향후 51.2T switch chip은 16개의 3.2Tbps OE를 필요로 한다고 설명한다. 문제는 3.2Tbps OE는 EIC와 PIC 크기가 커지기 때문에, 기존 패키지 면적 안에서 16개를 배치하기가 어려워진다는 점이다.
해결 방향은 위로 쌓는 것이다. PIC와 EIC를 옆으로 나란히 두는 대신, EIC를 PIC 위에 올리거나 PIC를 EIC 위에 올린다. 이렇게 하면 수평 면적을 줄이면서도 optical engine의 기능은 유지할 수 있다. 반도체 패키징에서 자주 말하는 3D integration이 CPO에서도 중요해지는 이유다.
이 흐름은 스마트폰 AP나 GPU 패키징에서 봐왔던 고밀도 적층의 논리와 비슷하다. 다만 CPO에서는 전기 신호뿐 아니라 빛의 경로까지 맞춰야 하므로 난이도가 더 높다. 칩을 쌓는 것만으로 끝나지 않고, 광섬유와 PIC의 정렬, 열관리, 테스트, 수율 관리까지 함께 풀어야 한다.
 |
| Present 2D CPO |
 |
| Future 3D CPO |
7. 3D CPO의 핵심: PIC와 EIC를 어떻게 쌓을 것인가
3D CPO에서는 PIC와 EIC를 수직으로 연결하는 방식이 중요하다. 아래 그림은 여러 가지 3D heterogeneous integration 구조를 제시한다. microbump로 연결하는 방식, TSV interposer를 사용하는 방식, organic interposer를 사용하는 방식, fan-out 구조를 활용하는 방식, Cu-Cu hybrid bonding을 적용하는 방식 등이 포함된다.
이 다양한 구조는 모두 같은 문제를 풀기 위한 시도다. PIC와 EIC를 더 짧고 촘촘하게 연결하면서, optical engine의 수평 면적을 줄이는 것이다. 연결 거리가 짧아질수록 신호 품질은 좋아지고 전력 소모는 낮아진다. 반대로 공정 난이도와 비용은 올라간다.
여기서 앞으로 중요해지는 기술이 Cu-Cu hybrid bonding이다. 기존 microbump는 작은 금속 범프를 통해 칩을 연결한다. Cu-Cu hybrid bonding은 구리와 구리를 더 직접적으로 접합해 훨씬 미세한 pitch와 높은 interconnect density를 구현할 수 있다. Lau의 아래 그림도 미래 AI/Data Center CPO가 더 높은 연결 밀도, 더 미세한 pitch, 더 작은 3D 통합, 저전력, 저지연, 고대역폭, 더 나은 signal integrity를 요구하기 때문에 일부 PIC와 EIC에는 Cu-Cu hybrid bonding이 강하게 권장된다고 정리한다.
8. Bridge 기술: 칩 사이에 놓는 초고속 지름길
CPO가 고도화될수록 ASIC, EIC, PIC 사이의 연결 방식도 중요해진다. 이때 등장하는 개념이 bridge다. bridge는 칩과 칩 사이에 놓는 작은 고밀도 연결 구조다. 실리콘 bridge, Intel의 EMIB, fan-out embedded bridge 등이 대표적이다.
쉽게 비유하면, 넓은 기판 위에 긴 도로를 깔아 칩을 연결하는 대신, 신호가 가장 많이 오가는 구간에 고속 전용도로를 깔아주는 것이다. 이 고속 전용도로가 bridge다. bridge를 쓰면 전체 기판을 매우 비싸고 복잡하게 만들지 않으면서도, 필요한 구간에만 고밀도 배선을 넣을 수 있다.
아래 그림 EMIB, silicon bridge, Cu-Cu hybrid bonding을 적용한 silicon bridge 구조를 비교한다. 성능은 높아지지만 비용과 공정 난이도도 같이 올라간다. 따라서 bridge는 모든 CPO에 동일하게 들어가기보다, 고성능 AI 데이터센터용 CPO에서 선택적으로 채택될 가능성이 높다.
9. Glass substrate: CPO가 유리를 주목하는 이유
CPO의 또 다른 발전 방향은 glass substrate와 glass interposer다. 기존 고성능 패키징은 organic substrate나 silicon interposer를 많이 사용해왔다. 그런데 CPO에서는 광신호를 다루기 때문에 유리가 매력적인 후보가 된다. 유리는 치수 안정성이 좋고, 광도파로를 만들기 쉬우며, TGV, Through Glass Via를 통해 전기적 연결도 구현할 수 있다.
Lau의 아래 그림은 glass가 optical interconnect를 매끄럽게 통합할 수 있는 능력이 높기 때문에 CPO에서 glass substrate 또는 glass interposer 사용이 늘어날 수 있다고 설명한다. 특히 PIC를 co-packaged glass substrate 안에 embedded하고, glass waveguide로 fiber와 PIC를 연결하는 구조를 제안한다.
여기서 중요한 점은 glass가 단순한 “받침대” 역할에 머물지 않는다는 것이다. 앞으로의 CPO에서 glass substrate는 전기 배선, 광도파로, TGV, PIC embedding을 함께 담는 플랫폼으로 발전할 수 있다. 다시 말해 glass는 기판 소재인 동시에, 빛의 경로를 패키지 안에 설계하는 수단이 된다.
다만 glass substrate는 신뢰성 문제가 남아 있다. 2025년 세미나에서 저자는 glass의 CTE, 즉 열팽창계수를 너무 silicon chip에만 맞추면 PCB와의 열팽창 차이가 커져 C4 solder joint 신뢰성이 문제가 될 수 있다고 지적했다. 위쪽 microbump에는 유리할 수 있지만, 아래쪽 PCB와의 mismatch가 커지면 solder joint에 더 큰 스트레스가 생길 수 있다는 의미다.
10. Silicon Photonics와 CPO: 같은 말은 아니지만 함께 간다
CPO와 Silicon Photonics, SiPh는 자주 함께 언급되지만 같은 개념은 아니다. CPO는 패키지 안에서 ASIC, EIC, PIC를 어떻게 가깝게 통합할지에 대한 패키징 방식이다. Silicon Photonics는 빛을 다루는 광소자를 실리콘 기반 공정 위에 통합하는 기술이다.
아래 그림 silicon photonics를 실리콘 칩 위에 광학 부품을 통합해 기존 전기 신호 대신 빛으로 데이터를 전송하는 기술로 설명한다. silicon waveguide, silicon modulator, silicon resonator, germanium photodetector, InP laser 같은 요소가 여기에 포함된다. 궁극적으로는 PIC와 EIC 기능을 실리콘 기반 칩 위에 더 많이 통합하는 방향을 지향한다.
CPO와 silicon photonics가 결합하면 패키지는 더 작아지고, 전력은 낮아지며, 대역폭은 커질 수 있다. 다만 통합도가 높아질수록 테스트, burn-in, 수율, 공정 인프라 비용도 올라간다. Lau의 아래 그림 CPO를 basic chiplets, advanced silicon photonic chiplet, holy grail silicon photonic chiplet로 나누어 설명한다. basic 구조는 가장 유연하고 비용이 낮지만 패키지 크기가 크고 테스트 부담이 크다. holy grail 구조는 성능과 크기 측면에서 가장 유리하지만 비용과 인프라 요구가 가장 높다.
11. TOSA와 ROSA로 보는 CPO의 동작 방식
CPO의 동작은 송신과 수신으로 나누어 보면 이해하기 쉽다.
송신 경로에서는 ASIC에서 나온 전기 신호가 EIC의 driver를 거쳐 PIC의 laser 또는 modulator로 전달된다. 이후 이 신호는 빛에 실려 fiber로 나간다. 이것이 TOSA, 즉 송신 optical sub-assembly의 역할이다. silicon photonics 기반 CPO에서는 silicon modulator가 전기 신호를 optical signal로 바꾸는 데 중요한 역할을 한다.
수신 경로에서는 외부 fiber를 통해 들어온 빛이 coupler와 silicon waveguide를 지나 photodetector로 들어간다. photodetector는 빛을 전기 신호로 바꾸고, EIC의 TIA가 이를 증폭해 ASIC으로 전달한다. 이것이 ROSA, 즉 수신 optical sub-assembly의 역할이다.
이 과정을 단순화하면, CPO는 “ASIC 근처에서 전기와 빛을 빠르게 바꿔주는 변환소”다. 기존 구조에서는 이 변환소가 장비 앞단에 있었고, CPO에서는 이 변환소가 ASIC 바로 옆으로 이동한다.
12. CPO는 스위치에서 GPU와 HBM 패키지로 확장될 수 있다
현재 CPO 논의의 중심은 Ethernet switch ASIC이다. 그러나 AI 데이터센터에서는 스위치뿐 아니라 GPU, HBM, accelerator 사이의 데이터 이동도 병목이다. 따라서 장기적으로 optical I/O는 스위치 패키지에만 머물지 않고, GPU와 HBM이 함께 올라가는 AI 패키지 영역으로 확장될 수 있다.
아래 그림 GPU, HBM, switch, PIC, EIC를 3D heterogeneous integration으로 묶는 구조를 제시한다. 이 그림은 CPO의 장기 방향을 잘 보여준다. 광연결은 더 이상 랙과 랙 사이, 장비와 장비 사이의 외부 네트워크에만 머물지 않는다. 패키지 내부 또는 패키지 근처로 들어오면서, 컴퓨팅 칩 자체의 I/O 구조를 바꿀 수 있다.
이 관점에서 CPO는 단순한 광모듈 대체 기술보다 더 넓게 봐야 한다. AI 패키지의 데이터 입출력 구조가 전기 중심에서 전기·광 혼합 구조로 이동하는 신호에 가깝다.
13. 아직 풀어야 할 문제: 열, 테스트, 수율, 신뢰성
CPO는 매력적이지만 양산 관점에서는 어려운 기술이다.
첫째는 열관리다. EIC와 PIC를 수직으로 쌓으면 면적은 줄어들지만 열을 빼기 어려워진다. EIC는 전자회로라 발열이 있고, PIC는 온도 변화에 민감하다. 특히 silicon resonator나 microring modulator는 온도 변화에 따라 특성이 변할 수 있어 heater control과 thermal management가 중요해진다. 아래 그의 summary도 3D CPO의 thermal management가 중요한 주제가 될 것이라고 정리한다.
둘째는 테스트와 burn-in이다. pluggable transceiver는 독립 모듈로 테스트하고 불량이면 교체하기 쉽다. 반면 CPO는 광엔진이 ASIC 패키지와 더 깊게 통합되므로 조립 후 불량이 발견될 경우 비용 부담이 커진다. 따라서 known-good die, wafer-level optical test, optical engine 단위 테스트, 리워크 가능한 조립 구조가 중요해진다.
셋째는 광정렬이다. 전기 배선은 패드가 맞으면 연결되지만, 빛은 경로가 조금만 어긋나도 손실이 커진다. fiber coupler, taper coupler, glass waveguide, polymer waveguide, mirror, fiber array unit 같은 부품과 구조가 중요한 이유다.
넷째는 기판 신뢰성이다. 특히 glass substrate는 optical interconnect 통합에 유리하지만, silicon chip, glass substrate, PCB 사이의 열팽창 차이를 관리해야 한다. Lau의 2025년 세미나 스크립트는 glass CTE를 낮추는 전략이 위쪽 chip 접합에는 유리할 수 있지만, 아래쪽 PCB와의 mismatch를 키워 C4 solder joint 신뢰성 문제를 만들 수 있다고 지적한다.
14. 정리: CPO의 발전 방향은 “빛을 칩 가까이 가져오는 것”
CPO의 핵심은 복잡해 보이지만 방향성은 명확하다. 전기 신호가 장거리로 이동하는 구간을 줄이고, 광신호를 가능한 한 칩 가까운 위치에서 활용하는 것이다. 현재 데이터센터 광통신의 중심은 장비 전면부에 장착되는 pluggable transceiver에 있지만, AI 데이터센터가 더 높은 대역폭과 더 낮은 전력 소모를 요구할수록 optical engine은 ASIC 쪽으로 점차 이동할 가능성이 높다.
기술 발전 경로는 대체로 pluggable optics → OBO → NPO → CPO 순서로 전개된다. 초기에는 ASIC, EIC, PIC를 수평으로 배치하는 2D 구조가 중심이지만, 이후에는 PIC와 EIC를 위아래로 적층하는 3D 구조로 발전한다.
여기에 Cu-Cu hybrid bonding, silicon bridge, EMIB, fan-out bridge와 같은 고밀도 연결 기술이 결합되면서 패키지 내부의 전기적·광학적 연결 밀도는 더욱 높아진다. 동시에 glass substrate와 glass interposer는 optical interconnect를 패키지 내부로 통합하는 차세대 플랫폼으로 부상하고 있다.
그다음 단계에서는 silicon photonics와의 결합이 핵심이 된다. silicon waveguide, modulator, resonator, germanium photodetector, InP laser와 같은 광소자들이 CPO 구조 안으로 더 깊게 들어오면서, CPO는 단순한 광모듈 패키징을 넘어 AI 데이터센터의 optical I/O 인프라로 확장된다.
AI와 데이터센터의 저전력, 고대역폭, 고속 전송 수요가 동시에 커지면서 CPO with silicon photonics는 가장 뜨거운 기술 주제 중 하나가 되었고, 관련 기업들은 2027년 제품 출하를 목표로 개발 속도를 높이고 있다.
결국 CPO를 단순히 광모듈을 패키지 안으로 넣는 기술로만 해석하기에는 범위가 좁다. 보다 본질적으로는 AI 시대의 advanced packaging이 전자와 광자를 동시에 다루기 시작했다는 변화로 볼 수 있다. 반도체 패키징은 칩과 칩을 연결하는 기술에서 한 단계 더 나아가, 데이터가 이동하는 방식 자체를 재설계하는 기술로 진화하고 있다.
이 과정에서 산업의 무게중심도 달라지고 있다. 단순한 광학부품 제조나 모듈 조립보다, 여러 광소자와 전자소자, 기판, 인터커넥트 기술을 하나의 시스템으로 통합하는 광학 패키징 역량의 중요성이 더욱 부각되는 국면으로 넘어가고 있다.
=끝
댓글 없음:
댓글 쓰기