2026년 5월 14일 목요일

생각정리 260 (* Optical Interconnect 4, Packaging)

중요하지만 예측하기 어려운 국내외 정치 변수로 인한 시스템 리스크성 시장 급락 가능성은 일단 논외로 두고, 이전 글에 이어 광학 인터커넥팅 패키징 공부를 계속 이어가본다.

네이버

지금까지는 광학 인터커넥팅 제품과 부품의 가치사슬에 위치한 기업들이 주로 주목받았다. 그러나 앞으로는 광학 인터커넥팅 패키징 기업의 중요성과 이들이 담당하는 공정상의 병목 요인이 점차 부각될 가능성이 있다.

그렇기에 광학 인터커넥팅 패키징 사업을 영위하는 기업들을 미리 공부하고, 각 기업의 기술력과 사업 포지션을 비교분석해둘 필요가 있지 않을까 생각했다.

다만 각 기업의 어닝콜과 관련 자료를 조사하다 보니, 기업마다 사용하는 기술 용어가 제각각이고 일부 개념도 혼재되어 있어 이해가 쉽지 않았다. 또한 광학 인터커넥팅 패키징을 제대로 이해하려면 기본적인 기술 구조와 용어에 대한 사전 정리가 필요하다고 판단했다.

그래서 이전 글에 관련 개념과 기초 내용을 먼저 정리해두었으며, 본문을 읽다가 이해가 잘 되지 않는 부분이 있다면 이전 글을 함께 참고하면 좋을 것 같다.

https://uiyeonassociation.blogspot.com/2026/05/257-ai-dc-tam.html

AI 데이터센터의 다음 병목: Silicon Photonics와 Optical Interconnect

부제: EML 병목에서 시작된 SiPh 수요가 Tower, GlobalFoundries, TSMC, Intel의 광학 패키징 경쟁으로 확장되는 구조

AI 데이터센터의 병목은 연산 성능에서 데이터 이동으로 빠르게 확장되고 있다. GPU, HBM, ASIC의 성능이 올라갈수록 칩과 칩, 보드와 보드, 랙과 랙 사이를 오가는 데이터량은 더 빠르게 증가한다. 이 과정에서 기존 구리 배선과 EML 기반 광트랜시버는 전력, 지연시간, 공급능력, BOM, 패키징 난이도라는 한계를 동시에 드러내고 있다.

이 변화의 중심에 있는 기술이 Silicon Photonics, 이하 SiPh이다. SiPh는 광트랜시버 내부의 일부 부품을 바꾸는 기술에 그치지 않는다. 더 본질적으로는 AI 데이터센터에서 전기 신호가 이동해야 하는 거리를 줄이고, 빛을 ASIC 가까이 가져오는 구조적 전환의 출발점이다.

1. SiPh 업황: 800G·1.6T 전환 속도가 EML 공급능력을 앞지르고 있다

SiPh 수요가 급증하는 첫 번째 이유는 명확하다. AI 데이터센터의 800G·1.6T 광트랜시버 전환 속도가 EML 공급능력보다 빠르기 때문이다.

TrendForce는 AI 전용 광트랜시버 시장이 2025년 165억 달러에서 2026년 260억 달러로 성장할 것으로 전망했다. 이는 1년 만에 57% 이상 증가하는 수치다. 같은 자료는 이 성장이 단순한 사양 업그레이드가 아니라, AI 데이터센터 확산에 따른 광통신 공급망 재편을 반영한다고 설명한다. (TrendForce)

출하량 기준으로도 전환 속도는 빠르다. TrendForce는 800G 이상 광트랜시버 출하량이 2025년 2,400만 개에서 2026년 6,300만 개로 약 2.6배 증가할 것으로 전망했다. 동시에 EML 공급사 capacity 선점과 laser source 병목으로 lead time이 길어지고 있다고 지적했다. (TrendForce)

결국 SiPh 시장의 성장은 단순히 새로운 광부품이 많이 팔리는 현상이 아니다. AI 데이터센터 내부의 연결 방식이 전기 기반에서 광 기반으로 이동하는 구조적 변화에 가깝다. 800G와 1.6T 전환은 이 변화의 첫 번째 국면이고, 이후에는 CPO, optical I/O, compute fabric interconnect로 확장될 가능성이 높다.

2. 왜 SiPh + CW laser가 EML의 구조적 대안인가

기존 EML 기반 트랜시버는 성능과 신뢰성 측면에서 검증된 기술이다. 그러나 EML은 InP 기반 공정, 고난도 제조, 제한된 공급사, 긴 증설 리드타임을 가진다. AI 데이터센터가 800G와 1.6T로 빠르게 전환될수록, EML은 수요의 속도를 따라가기 어려운 병목으로 부각된다.

SiPh는 이 병목을 다른 방식으로 푼다. EML은 레이저와 변조 기능이 결합된 부품이지만, SiPh 구조에서는 CW laser가 연속광을 제공하고, SiPh PIC가 그 빛을 변조·라우팅한다. 이 구조에서는 EML 개수를 줄일 수 있고, 광학부품을 PIC 안에 통합할 수 있으며, 조립과 alignment 공정도 단순화된다.

TrendForce도 EML 공급 병목과 CW laser·SiPh 전환 가능성을 같은 맥락에서 설명한다. EML 공급 선점과 lead time 장기화가 800G 이상 광트랜시버 공급망의 주요 병목으로 부각되면서, CW laser와 SiPh 기반 구조가 대안으로 떠오르고 있다는 해석이다. (TrendForce)

핵심은 SiPh가 단순히 더 빠른 기술이라서 채택되는 것이 아니라는 점이다. SiPh + CW laser 구조는 EML 공급 부족을 우회하면서도, laser 수 감소, 광학부품 통합, 조립 자동화, 전력 효율, BOM 절감을 동시에 제공한다. 그래서 SiPh는 기존 EML 기반 트랜시버의 구조적 대안으로 부상하고 있다.

3. EML vs CW laser + SiPh BOM 비교

아래 표는 공개 제품 구조와 시장 단가 가정을 반영한 투자모델용 base-case BOM 비교다. 실제 고객별 계약 단가는 비공개이기 때문에, 절대값보다 비용 차이가 어디서 발생하는지를 보는 것이 중요하다.

800G DR8 / 2×DR4급 BOM 비교

1.6T DR8급 BOM 비교

800G에서는 8개 EML을 4개 안팎의 CW laser와 SiPh PIC로 대체하면서 laser cost와 광학부품 수가 줄어든다. 1.6T에서는 SiPh PIC와 고속 packaging 비용이 올라가지만, 8개 200G EML을 2~4개 CW laser로 대체할 수 있어 cost advantage가 여전히 크다.

결국 SiPh의 경제성은 단순히 laser 가격 차이에서만 나오지 않는다. laser 수 감소, ROSA 통합, 광학부품 단순화, 조립 자동화, alignment loss 축소가 함께 작용한다. 이 때문에 AI 데이터센터향 800G·1.6T 전환기에서 SiPh는 EML의 공급 병목을 완화하는 동시에 BOM을 낮추는 대안으로 자리 잡고 있다.

4. Tower Semiconductor: SiPh 수요가 가장 먼저 실적으로 확인되는 회사

이러한 시장 변화가 가장 먼저 숫자로 확인되는 회사가 Tower Semiconductor다. 최근 실적 발표의 핵심은 SiPho 중심의 성장 가시성 확대였다.

Tower는 2027년 인도 기준 13억 달러 규모의 SiPho 계약 매출을 확보했고, 고객으로부터 2.9억 달러의 선수금도 수취했다. 또한 2028년 계약 규모는 2027년보다 더 크다고 밝혔다. 이 수치는 SiPh 수요가 단순한 기대가 아니라 고객의 장기 예약 수요로 바뀌고 있음을 보여준다. (Yahoo Finance)

Tower의 포지션은 pluggable 및 NPO/XPO 구간에서 가장 선명하다. Tower는 CW laser 자체를 만드는 회사가 아니라, CW laser에서 나온 빛을 변조하고 라우팅하는 SiPh PIC 제조 파운드리에 가깝다. 여기에 SiGe driver/TIA 역량이 결합되면서 optical interconnect 확대의 직접 수혜를 받는 구조다.

Tower와 Coherent의 400Gbps/lane silicon modulator 시연도 이 흐름과 맞닿아 있다. 양사는 production-ready SiPh 공정에서 제작된 silicon Mach-Zehnder modulator로 400Gbps/lane급 전송을 시연했고, 해당 기술은 차세대 3.2T optical transceiver를 겨냥한다. (Tower Semiconductor)

다만 Tower를 CPO 플랫폼 주도 기업으로 바로 분류하기는 이르다. Tower는 SiPh PIC와 SiGe EIC 제조 역량이 강하지만, CPO에서는 단순 PIC보다 ASIC 옆에 붙일 수 있는 optical engine 전체 통합 능력이 중요해진다. 따라서 Tower의 핵심 체크포인트는 pluggable SiPh 강자에서 CPO PIC/EIC 광엔진 파운드리로 확장할 수 있느냐다.

5. GlobalFoundries: SiPh를 특화 파운드리의 핵심 성장축으로 격상

GlobalFoundries도 2026년 5월 Investor Day에서 실리콘 포토닉스를 AI 데이터센터 시대의 핵심 성장축으로 제시했다. GF의 메시지는 단순 파운드리에서 벗어나, SiPh, SiGe, BCD, GaN, 22FDX, eNVM, RISC-V IP, 커스텀 실리콘, 첨단 패키징을 결합한 특화 기술 파트너가 되겠다는 것이다.

GF는 실리콘 포토닉스 매출이 2028년 10억 달러 run-rate를 넘고, 2030년에는 20억 달러에 도달할 수 있다고 제시했다. 이는 GF가 SiPh를 일회성 테마가 아니라 장기 성장축으로 보고 있음을 보여준다. (Quartr)

GF에서 가장 주목할 기술은 SCALE이다. GF는 2026년 5월 SCALE optical module solution을 발표했고, 이를 CPO용 플랫폼이자 업계 첫 OCI MSA-capable platform으로 설명했다.

SCALE은 SiPh 기술을 기반으로 CPO 구조를 지원하며, CWDM/DWDM, 8λ·16λ 양방향 DWDM, 50Gbps·100Gbps micro-ring modulator, coupled ring resonator, integrated photodiode 등을 포함한다. 또한 TSV, copper pad pitch, 2.5D/3D stacking, detachable fiber, known-good-die testability를 강조한다. (GlobalFoundries)

즉 GF는 TSMC처럼 최첨단 AI ASIC 전체 패키지를 지배하려는 회사라기보다, 그 패키지 안에 들어갈 CPO optical engine layer를 표준화·파운드리화하려는 회사에 가깝다. GF의 경쟁력은 open CPO optical engine, SiPh foundry, SiGe, advanced packaging enablement를 묶는 데 있다.

6. TSMC: COUPE로 Photonics를 CoWoS 다음 키워드로 밀어 올리다

최근 TSMC의 행보는 SiPh 시장의 의미를 한 단계 더 위로 끌어올린다. Tower와 GF가 SiPh PIC 또는 CPO optical engine을 중심으로 움직인다면, TSMC는 AI accelerator, switch ASIC, HBM, interposer, optical I/O 전체를 하나의 패키징 플랫폼으로 묶는 방향에 있다.

TSMC는 2026년 North America Technology Symposium에서 Compact Universal Photonic Engine, COUPE를 강조했다. 공식 발표에 따르면 COUPE on substrate 기반 true CPO solution은 2026년 생산을 시작할 예정이며, COUPE optical engine을 패키지 내부에 직접 통합하면 회로기판 위 pluggable 구조 대비 전력 효율 2배, 지연시간 10배 감소를 달성할 수 있다. 또한 이 기술은 데이터센터 랙 간 데이터를 이동시키는 200Gbps micro-ring modulator에 적용된다. (TrendForce)

대만 경제일보는 TSMC가 세계 최초로 자사 COUPE 기술을 적용한 200Gbps MRM을 올해 양산할 예정이며, COUPE가 CoWoS 다음으로 시장이 기억해야 할 반도체 키워드가 될 것이라고 전했다. 같은 보도는 COUPE 기반 CPO가 구리선 대비 전력 효율을 4배 높이고 지연시간을 90% 줄이며, interposer 위에서 COUPE를 사용할 경우 전력 효율은 10배, 지연시간은 95%까지 개선될 수 있다고 설명했다. (경제일보)

이 발언의 의미는 크다. CoWoS가 GPU와 HBM을 묶어 AI 연산 성능을 끌어올린 기술이었다면, COUPE는 앞으로 AI 패키지 안에서 데이터 이동의 전력과 지연시간을 낮추는 기술이 될 수 있다. TSMC가 COUPE를 CoWoS 다음 키워드로 제시했다는 점은, 광학 전송이 더 이상 광모듈 업체의 영역에 머물지 않고 첨단 패키징 플랫폼의 핵심 구성요소로 올라왔다는 뜻이다.

https://quasarzone.com/bbs/qn_hardware/views/1648174

NVIDIA의 CPO 설명에서도 TSMC의 위치가 확인된다. NVIDIA는 CPO 플랫폼의 핵심을 micro-ring modulator 기반 SiPh engine으로 설명하고, 이 엔진이 200Gbps PAM4 modulation per wavelength를 지원한다고 밝혔다. 또한 MRM의 제조 문제, 열 민감도, 고속 변조 일관성 문제를 TSMC와의 협업으로 해결했다고 설명했다. (Newsroom)

따라서 TSMC의 SiPh 사업 본격화는 단순히 “TSMC도 실리콘포토닉스를 한다”는 의미가 아니다. 더 정확하게는 광학 전송을 CoWoS, SoIC, advanced logic, HBM 생태계와 결합해 AI 패키징의 핵심 축으로 편입시키는 전략이다.

7. Intel: 가장 오래된 SiPh 양산 경험과 OCI optical I/O chiplet

Intel도 optical interconnect packaging 시장에서 빼놓기 어렵다. 다만 Intel은 Tower, GF, TSMC와 포지션이 다르다. Tower처럼 SiPh 웨이퍼 수주가 바로 보이는 회사도 아니고, GF처럼 open CPO optical engine 플랫폼을 전면에 내세우는 회사도 아니며, TSMC처럼 CoWoS·SoIC·HBM 생태계를 장악한 회사도 아니다.

Intel은 SiPh 양산 경험, on-chip laser 통합, OCI optical I/O chiplet, EMIB/Foveros 패키징을 가진 수직통합형 optical I/O 기술 보유자에 가깝다.

Intel의 강점은 양산 경험이다. Intel은 자사 고용량 fab에서 생산한 SiPh 칩이 데이터센터 네트워킹용 pluggable optical transceiver에 사용됐고, 지금까지 800만 개 이상의 PIC와 3,200만 개 이상의 on-chip laser를 출하했다고 밝혔다. 이는 Intel이 단순 연구개발 단계가 아니라, wafer-scale SiPh 제조와 on-chip laser 신뢰성 측면에서 상당한 경험을 갖고 있다는 의미다. (Intel Community)

Intel의 핵심 카드는 OCI, Optical Compute Interconnect chiplet이다. Intel은 OFC 2024에서 완전 통합형 양방향 OCI chiplet을 Intel CPU와 co-package한 상태로 live data 전송을 시연했다. 이 chiplet은 최대 100m fiber reach를 목표로 하며, 각 방향 32Gbps 데이터 전송 64채널을 지원하도록 설계됐다. (Newsroom)

https://community.intel.com/t5/Blogs/Tech-Innovation/Artificial-Intelligence-AI/Intel-Shows-OCI-Optical-I-O-Chiplet-Co-packaged-with-CPU-at/post/1582541

Intel의 Hot Chips 2024 자료는 이 기술의 위치를 더 명확히 보여준다. Intel은 networking application에서는 이를 CPO, compute fabric에서는 OCI로 부르며, 핵심은 PIC와 EIC를 advanced packaging으로 결합해 optical engine을 만들고, 이를 xPU나 switch에 더 가깝게 붙이는 것이다. Intel은 AI 시대의 optical interconnect KPI로 1Tbps/mm 이상의 shoreline bandwidth density, 5pJ/bit 이하 전력, 100m급 rack-level reach, DWDM 기반 photonics integration을 제시한다. (Hot Chips 2024)

Intel이 Tower와 다른 점은 laser 통합이다. Tower는 외부 CW laser에서 들어온 빛을 SiPh PIC에서 변조·라우팅하는 foundry 성격이 강하다. 반면 Intel은 on-chip laser와 optical amplifier까지 포함한 integrated optical subsystem을 강조한다. Intel의 장점은 기술 스택의 깊이이고, 약점은 고객 물량과 상업화 가시성이다.

Intel의 위치는 이렇게 정리할 수 있다. 기술력은 최상위권이지만, 투자 관점에서 상업화 가시성은 아직 검증 단계다. Intel OCI가 자사 CPU·GPU·AI accelerator 또는 외부 고객 SoC에 얼마나 빨리 채택되는지, 그리고 EMIB·Foveros 기반 패키징이 TSMC CoWoS·SoIC 생태계와 얼마나 경쟁할 수 있는지가 핵심이다.

8. 이제 비교 기준은 “누가 optical engine을 ASIC에 더 가깝게 붙일 수 있나”다

앞으로 SiPh와 optical interconnect 시장을 볼 때, 단순히 회사별 매출만 비교하면 핵심을 놓치기 쉽다. 각 회사의 관련 매출은 별도 사업부로 깨끗하게 분리되어 있지 않기 때문이다.

따라서 비교 기준은 다음 질문으로 바뀌어야 한다.

“누가 optical engine을 ASIC에 더 가깝게, 더 낮은 전력으로, 더 높은 수율로 붙일 수 있나?”

이 질문이 중요한 이유는 CPO와 optical I/O의 본질이 광모듈을 더 빠르게 만드는 것에 그치지 않기 때문이다. 핵심은 전기 신호가 PCB를 길게 지나가는 구간을 줄이고, PIC, EIC, driver, TIA, fiber interface를 ASIC 주변으로 끌어오는 것이다. 이때 필요한 역량은 SiPh 공정만이 아니라, 2.5D/3D packaging, wafer bonding, TSV, Cu pad, fiber attach, thermal, known-good-die test, substrate integration까지 포함한다.

9. Value Chain에서 4개 회사의 위치

10. 시간축별 포지셔닝

11. 앞으로 더 주목받을 구체 기술

Tower: SiPho + SiGe + wafer-scale 3D-IC

Tower에서 봐야 할 기술은 SiPh PIC와 SiGe EIC를 얼마나 효율적으로 함께 제공할 수 있는지다. pluggable 시대에는 CW laser에서 들어온 빛을 변조하고 라우팅하는 SiPh PIC가 핵심이고, SiGe driver/TIA는 광포트 수 증가와 함께 성장한다. CPO로 갈수록 Tower의 과제는 PIC와 EIC를 더 가까이 붙이는 wafer-scale 3D-IC bonding으로 이동한다.

Tower의 강점은 단기 수요 가시성이다. 2027년 13억 달러 SiPho 계약 매출과 2.9억 달러 선수금은 Tower가 이미 pluggable 및 NPO/XPO 구간에서 상당한 고객 traction을 확보했음을 보여준다. (Yahoo Finance)

GlobalFoundries: SCALE과 open CPO optical engine

GF에서 가장 주목할 기술은 SCALE이다. SCALE은 CPO용 silicon photonics optical module solution으로, 단순 PIC가 아니라 optical engine platform에 가깝다. GF가 강조하는 요소는 DWDM, micro-ring modulator, integrated photodiode, TSV, fine-pitch copper pad, detachable fiber, known-good-die testability다. (GlobalFoundries)

GF의 강점은 개방형 CPO optical engine 생태계다. TSMC의 대형 AI ASIC 패키징 생태계와 정면으로 같은 위치에서 경쟁하기보다, 그 안에 들어갈 광 I/O 엔진을 표준화하고 외부 고객에게 제공하는 포지션이다.

TSMC: COUPE + SoIC + CoWoS + 200G MRM

TSMC에서 가장 주목할 기술은 COUPE다. COUPE는 SiPh PIC와 전기 제어 칩을 더 가깝게 통합해 optical I/O를 AI 패키지 내부로 끌어오는 기술이다. 여기에 SoIC와 CoWoS가 결합되면, TSMC는 광학 전송을 GPU/ASIC/HBM 패키징의 일부로 흡수할 수 있다.

특히 200Gbps MRM은 COUPE의 상징적 출발점이다. TSMC가 COUPE 기반 200Gbps MRM을 양산하고, 이후 400Gbps modulator, multi-wavelength 기술, multi-row fiber array unit으로 확장해 2030년 4Tbps/mm bandwidth density를 목표로 한다는 보도는 TSMC가 optical interconnect를 장기 핵심 플랫폼으로 보고 있음을 보여준다. (경제일보)

Intel: OCI chiplet + on-chip laser + EMIB/Foveros

Intel에서 봐야 할 기술은 OCI optical I/O chiplet이다. Intel은 CPO를 networking application에, OCI를 compute fabric에 적용되는 개념으로 구분한다. 이는 Intel이 단순 switch용 optical engine이 아니라, CPU·GPU·AI accelerator 사이의 compute fabric 자체를 optical로 바꾸는 방향을 겨냥하고 있음을 보여준다. (Hot Chips 2024)

Intel의 차별점은 on-chip laser 통합과 대량 SiPh 제조 경험이다. 외부 CW laser에 의존하는 구조가 아니라, laser와 optical amplifier까지 포함한 integrated optical subsystem을 만들 수 있다는 점은 장기적으로 강력한 기술적 차별점이다. 다만 상업화 관점에서는 OCI가 실제 자사 xPU 플랫폼과 외부 고객 SoC에 얼마나 빠르게 채택되는지가 중요하다. (Intel Community)

12. 4개 회사 비교 결론

단기 실적 민감도는 Tower가 가장 크다.
Tower는 SiPh 수요 급증이 이미 계약 매출과 선수금으로 확인되고 있다. 2026~2028년 pluggable, XPO, NPO 중심의 SiPh PIC 수요가 커지는 구간에서는 Tower의 매출 가시성이 가장 선명하다. 다만 CPO optical engine 플랫폼 주도권은 아직 검증해야 한다.

CPO optical engine 표준화는 GlobalFoundries가 가장 직접적으로 노린다.
GF는 SCALE을 통해 CPO용 optical engine을 하나의 플랫폼으로 제시했다. GF의 강점은 SiPh, SiGe, TSV, copper pad, DWDM, OCI MSA 대응을 묶어 open CPO optical engine foundry가 되려는 전략이다. 2030년 20억 달러 SiPh 매출 목표도 이 방향성을 뒷받침한다. (Quartr)

장기 AI 패키징 주도권은 TSMC가 가장 강하다.
CPO가 switch ASIC 주변에 붙는 수준을 넘어, AI accelerator와 HBM 패키지 내부의 optical I/O로 확장되면 TSMC의 위치가 가장 강해진다. TSMC는 COUPE, SoIC, CoWoS, advanced logic 고객 기반을 모두 갖고 있기 때문에, 광학 전송을 AI 패키징 플랫폼 안으로 흡수할 수 있다. 공식 발표의 COUPE on substrate 생산 계획과 200Gbps MRM, 그리고 “CoWoS 다음 키워드”라는 표현은 TSMC가 Photonics를 차세대 AI 패키징의 핵심 축으로 밀고 있음을 보여준다. (경제일보)

Intel은 기술력은 최상위권이지만, 상업화 가시성은 아직 검증 단계다.
Intel은 수백만 개의 SiPh PIC와 수천만 개의 on-chip laser 출하 경험을 갖고 있고, OCI chiplet을 CPU와 co-package해 live data 전송까지 시연했다. 그러나 Tower처럼 대규모 SiPho 계약 매출이 숫자로 확인되거나, GF처럼 SiPh 매출 목표가 명확하거나, TSMC처럼 대형 AI ASIC 고객 생태계가 이미 결합된 구조는 아니다. Intel의 핵심은 OCI가 실제 xPU-to-xPU compute fabric과 외부 고객 SoC에 채택되는지다.

결국 네 회사는 같은 SiPh 시장 안에 있지만, 같은 위치에서 경쟁하지 않는다.

Tower는 SiPh PIC와 SiGe EIC의 단기 양산 수혜,
GlobalFoundries는 CPO optical engine의 표준화·파운드리화,
TSMC는 AI package 전체의 optical I/O 플랫폼 주도권,
Intel은 on-chip laser와 OCI chiplet 기반의 compute fabric optical I/O에 가깝다.

따라서 SiPh 시장을 볼 때 핵심은 단순히 “누가 광트랜시버를 더 많이 파느냐”가 아니다. 앞으로의 경쟁은 누가 빛을 ASIC에 더 가까이 가져오고, 더 낮은 전력으로, 더 높은 수율로, 더 큰 생태계 안에서 연결할 수 있느냐로 결정될 가능성이 높다.

2026~2028년은 Tower와 GF의 실적 가시성이 부각되는 구간이다. 2028~2030년 이후에는 TSMC의 COUPE와 CoWoS 기반 optical I/O, Intel의 OCI chiplet 기반 compute fabric이 더 큰 전략적 의미를 갖게 될 것이다.

SiPh의 출발점은 EML 병목과 BOM 절감이지만, 종착점은 AI 데이터센터의 연결 구조 자체를 광학적으로 재설계하는 패키징 혁신이다.

=끝

생각정리 259 (* 노란봉투법, 밀턴 프리드먼, 병든사회)

개인적으로 깊이 존경하는 밀턴 프리드먼의 과거 연설을 다시 떠올려본다. 그는 노동조합이 어떻게 일부 노동자의 이익을 보호하는 과정에서 다른 노동자들의 삶을 더 어렵게 만들고, 종국에는 사회 전체의 효율과 활력을 갉아먹을 수 있는지를 날카롭게 설명했다.

그 문제의식 위에서, 오늘은 노란봉투법이 한국 노동시장에 불러올 2차 파급효과에 대해 기록을 남겨보고자 한다.

https://www.youtube.com/watch?v=mapa2Ma305o

노란봉투법 이후의 한국 노동시장: 밀턴 프리드먼이 경고한 ‘조직된 내부자’의 정치경제학

부제: 노조의 이름으로 포장된 비용은 결국 노조 밖 노동자에게 전가된다

밀턴 프리드먼의 노동조합 비판은 단순한 반노조 정서가 아니다. 그의 핵심은 훨씬 차갑고 경제학적이다. 노조는 모든 노동자를 보호하는 조직처럼 말하지만, 실제로는 이미 고용된 조합원과 노조 간부를 우선 보호하는 조직이라는 것이다. 그는 강한 노조일수록 저임금·취약계층보다 항공 조종사, 의사단체, 숙련 기능직, 공공부문처럼 이미 높은 임금과 진입장벽을 가진 집단에서 더 잘 형성된다고 보았다.

프리드먼의 논리는 여기서 더 나아간다. 그는 노조가 임금을 끌어올리는 유일한 방법은 결국 해당 노동의 가격을 높이고, 그 결과 고용되는 사람의 수를 줄이는 것이라고 설명했다. 노동의 가격이 오르면 노동 수요가 줄어든다는 수요 법칙에서 벗어날 수 없다는 의미다. 그래서 노조 내부자의 임금 상승은 종종 노조 밖 노동자, 청년 구직자, 비정규직, 협력업체 노동자의 기회 축소로 이어진다.

프리드먼 스피치의 핵심 요약

프리드먼의 발언을 압축하면 다음과 같다.

첫째, 노조는 일부 노동자를 보호한다. 다만 그 일부는 대체로 이미 고용된 조합원과 노조를 운영하는 간부들이다. 노동시장 전체를 보호한다는 수사는 현실과 다를 수 있다.

둘째, 강한 노조는 약한 노동자보다 강한 노동자에게서 더 자주 나온다. 프리드먼은 항공 조종사 노조, 의사협회, 숙련 기능직 노조, 지방정부·공공부문 노조를 예로 들었다. 이들은 조직력이 높고 대체가 어렵고 진입장벽이 강한 집단이다.

셋째, 임금 인상은 공짜가 아니다. 노조가 특정 집단의 임금을 시장 수준 이상으로 끌어올리면 기업은 신규 채용을 줄이고, 자동화·외주화·해외 이전을 검토한다. 그 비용은 기업만 부담하지 않는다. 최종적으로는 소비자, 비조합원, 구직자, 미래 세대가 부담한다.

넷째, 문제는 노조원 개인보다 제도와 정치권에 있다. 프리드먼은 항공 조종사나 의사 노동조합을 비난한 것이 아니라, 그런 구조가 가능하도록 방치한 사회와 제도를 비판했다. 이 대목은 현재 한국의 노란봉투법 논쟁에 그대로 적용된다.

노란봉투법은 왜 위험한가

노란봉투법, 즉 개정 노동조합법 2·3조는 2025년 9월 9일 공포됐고 2026년 3월 10일부터 시행됐다. 고용노동부는 이 법이 원·하청 노사 간 대화를 제도화하기 위한 것이라고 설명했지만, 실제 변화의 핵심은 훨씬 크다. 근로계약 당사자가 아니어도 근로조건에 실질적·구체적 지배력을 가진 자는 사용자로 인정될 수 있고, 근로조건에 영향을 주는 사업경영상 결정도 노동쟁의 대상이 될 수 있으며, 쟁의행위 손해배상 책임도 제한된다. (고용노동부)

이 변화는 노동 약자 보호라는 명분을 갖고 있다. 그러나 프리드먼식으로 보면 핵심 질문은 따로 있다. 그 권한을 실제로 행사할 수 있는 집단은 누구인가. 한국 노동시장에서 노조 조직률은 전체 노동자에게 균등하게 분포하지 않는다. 대기업, 공공부문, 정규직, 고임금 직군에 힘이 집중되어 있다. 따라서 노란봉투법은 취약 노동자의 방패라는 명분과 달리, 현실에서는 이미 조직된 대기업·공공부문 내부자의 교섭력을 더 키우는 도구로 작동할 위험이 크다.

성과급 파업이 보여주는 한국판 ‘내부자 경제’

이 우려는 이미 기업 현장에서 현실화되고 있다. 삼성전자 노조는 성과급 문제를 놓고 2026년 3월 파업 찬반투표를 진행했고, 참여자 6만6000명 중 93.1%가 파업에 찬성했다. (연합뉴스) 삼성전자 노동자들은 평택캠퍼스 집회에서 성과급 상한 폐지와 보상체계 개편을 요구하며 파업 가능성을 경고했다. (Korea Joongang Daily)

HD현대중공업 노조도 2026년 임금협상 요구안에 영업이익 30% 성과급 배분을 포함했다. (조선비즈) 카카오 노조 역시 영업이익의 13~15%를 성과급으로 요구하며 노동위원회 조정 절차에 들어갔다. (조선비즈) 네이버는 비교적 빠르게 잠정합의에 도달했지만, 그 자체가 IT업계 전반에서 성과급·보상체계가 노사관계의 핵심 변수로 떠올랐다는 점을 보여준다. (매일경제)

여기서 문제는 성과급을 요구하는 노동자가 노력하지 않았다는 뜻이 아니다. 문제의 본질은 기업의 이익 배분을 노조가 제도적으로 압박하는 구조가 반복될 때, 기업의 투자·고용·입지 결정이 어떻게 변하느냐에 있다.

반도체, 조선, 플랫폼 산업은 막대한 R&D, 설비투자, 글로벌 경쟁, 인력 재배치가 필요한 산업이다. 이익이 날 때마다 노조가 고정 배분권을 요구하고, 법은 그 투쟁의 범위를 넓혀주며, 정치권은 이를 노동권 확대라는 이름으로 정당화한다면 기업은 자연스럽게 고용을 줄이고 위험을 외부로 이전하려 한다.

긴급조정권이 거론되는 국면 자체가 시스템 실패다

정부의 긴급조정권은 일상적으로 꺼내야 할 도구가 아니다. 그러나 핵심 산업에서 동시다발적 파업 위험이 커지고, 공공서비스나 국가경제에 중대한 차질이 예상되는 상황이라면 정부는 더 이상 방관자일 수 없다. 노동조합 및 노동관계조정법은 공익사업 또는 규모·성격상 국민경제와 국민생활을 현저히 위태롭게 할 수 있는 쟁의에 대해 긴급조정이라는 최후 수단을 예정하고 있다. (법제처)

문제는 긴급조정권 발동 여부보다 더 앞선 지점에 있다. 긴급조정권을 검토해야 할 정도로 노사갈등이 확산되는 법을 왜 통과시켰는가. 정상적인 제도라면 기업 경영권, 투자 의사결정, 노동시장 유연성, 노조 밖 노동자의 기회비용을 함께 검토했어야 한다. 그런데 노란봉투법은 이 균형을 무너뜨렸고, 그 결과는 이미 삼성전자, HD현대, 카카오 등 대기업 현장에서 성과급 분쟁과 파업 리스크로 드러나고 있다.

https://www.koreadaily.com/article/20260514043056425

영국의 ‘불만의 겨울’은 남의 이야기가 아니다

과거 영국의 1978~1979년 ‘Winter of Discontent’는 강한 노조와 취약한 정부가 결합했을 때 어떤 일이 벌어지는지를 보여준다. 당시 영국에서는 임금 억제 정책에 반발한 노조 파업이 전국적으로 확산됐고, 의료, 운송, 쓰레기 수거, 도로 운송 등 일상생활 핵심 부문이 마비됐다. 런던박물관은 이 시기를 학교, 운송, 의료, 쓰레기 수거에 영향을 준 전국적 파업의 시기로 설명한다. (London Museum)

1979년 1월에는 수만 명의 공공부문 노동자가 파업에 들어갔고, 공공서비스가 2월 중순까지 멈췄으며, 도로에는 쓰레기가 쌓이고 군이 구급차 운행에 투입됐다. 결국 정치적 신뢰가 무너졌고, 제임스 캘러헌 노동당 정부는 불신임과 총선 패배로 몰렸다. (MoneyWeek)

한국이 이 길을 그대로 따라간다고 단정할 수는 없다. 그러나 노조의 교섭권이 공공서비스와 핵심 산업 전반으로 확장되고, 정부가 조직노동의 정치적 압력 앞에서 제도적 균형을 잃는다면, 영국의 사례는 더 이상 역사책 속 장면으로만 남지 않는다.

미국 제조업의 해외 이전도 같은 경고를 담고 있다

미국의 제조업 공동화 역시 단순히 자유무역만의 결과가 아니다. 높은 노동비용, 노사갈등, 자동화, 아웃소싱, 글로벌 임금 격차가 결합되면서 기업은 더 유연하고 낮은 비용의 생산지를 찾았다. AP는 미국 노조 조직률 하락의 요인으로 자동화, 아웃소싱, 전통적 노조 강세 산업의 약화를 지목했다. (AP News)

자동차 산업에서도 같은 압력이 작동했다. UAW는 미국 제조업 일자리가 멕시코로 이전된 배경에 낮은 임금과 취약한 노동조건이 있었고, 기업들이 오프쇼어링 위협을 미국 노동자 압박 수단으로 사용해왔다고 주장했다. (WardsAuto) 이는 한국 기업에도 그대로 적용될 수 있다. 국내에서 노사 리스크가 높아지고, 성과급 배분 요구가 고정비처럼 굳어지며, 경영 판단까지 쟁의 대상이 된다면 기업은 국내 고용을 늘리기보다 자동화, 외주화, 해외 생산, 신규 채용 축소를 택할 가능성이 커진다.

노란봉투법 통과는 제도적 면역력의 붕괴다

노란봉투법이 통과됐다는 사실 자체가 한국 시스템의 병증을 드러낸다. 제대로 된 시스템이 작동하고 있었다면, 노동권 보호라는 명분만으로 기업의 투자·고용·경영 판단을 흔들 수 있는 법안은 입법 과정에서 자연스럽게 걸러졌어야 한다. 그러나 더불어민주당과 범여권 의원들은 2025년 8월 24일 국회 본회의에서 노란봉투법 통과를 밀어붙였고, 재계와 야당의 우려에도 법안은 처리됐다. (프레시안)

프리드먼의 표현을 빌리면, 분노의 대상은 노조원 개개인이 아니다. 그들은 자신들의 이익을 추구한다. 인간은 원래 그렇게 움직인다. 문제는 그 사적 이익 추구가 전체 노동자의 이익인 것처럼 포장되도록 허용한 정치권과 제도에 있다. 특히 집권당 정치권이 조직노동의 요구를 공익의 언어로 감싸고, 그 비용을 비조합원·청년·협력업체·미래세대에게 떠넘기는 구조를 입법으로 열어줬다면, 거기에는 실망을 넘어 환멸을 느낄 수밖에 없다.

결론: 노조 밖 다수의 일자리가 위협받고 있다

노란봉투법 이후의 한국 노동시장은 프리드먼이 경고한 길목에 서 있다. 조직된 내부자는 더 강한 교섭권을 얻고, 노조 밖 다수는 더 좁은 고용문 앞에 서게 되는 구조다. 삼성전자, HD현대, 카카오, 네이버로 이어지는 성과급 분쟁은 단순한 임금협상이 아니라 한국 기업의 투자와 고용 생태계를 바꿀 수 있는 신호다.

과거 영국은 강한 노조와 약한 정부가 결합되며 공공서비스 마비와 정치적 붕괴를 겪었고, 미국은 높은 비용 구조와 노사 리스크 속에서 제조업 일자리의 해외 이전을 경험했다. 한국에서도 전국적 파업이 진정되지 않고 확산된다면, 다음 장면은 어렵지 않게 예상할 수 있다. 대기업과 공공기업의 조직된 노동자가 더 많은 몫을 요구할수록, 그 비용은 결국 노조에 가입하지 못한 다수 노동자의 일자리 감소와 미래 고용기회 축소로 전가될 가능성이 크다.

결국 노란봉투법 시행은 조직된 선의가 조직되지 못한 다수에게 비용을 전가할 수 있다는 불편한 현실을 드러내는 계기가 될 수 있다.

https://www.joongang.co.kr/article/25360428

레전드 레전드 개레전드..

미친 환율급등에 따른 수입물가, 에너지, 필수소비재 물가상승에

https://tradingeconomics.com/south-korea/currency

https://tradingeconomics.com/south-korea/consumer-price-index-cpi

월세의 전세화로 주거난에, 집값 폭등에

여기에 추가로 노란봉투법 파업상시화로 인한 청년 일자리감소까지..

20~24세와 25~29세 고용률은 지속적으로 하락하는 중(좌)

또한 20대초반은 지난 1년간 '내수서비스'업에서 계속 감소(우)

[출처] 한국은행

20대 중후반은 고부가가치 산업인 '지식기반 서비스'에서 감소세가 매우 확대되는 중(좌)

1년전 대비 '쉬었음' 청년이 큰 폭으로 증가하며 26.01기준 제일 높은 수치 기록(우)

[출처] 한국은행

이거.. 못막습니다..

못막아요..!

생각정리 258 (* Optical Interconnect 3, CPO)

CPO, 실리콘포토닉스, 그리고 광학인터커넥팅에 대해 너무 피상적으로만 이해하고 있다고 느끼는 와중에 마침 좋은 스터디자료를 찾아서 내용을 정리해본다.

아래의 출처를 적지않은 자료소스는 모두 hn H LauUnimicron Technology Corporation의 PDF 파일에서 나온것이다.

CPO, AI 데이터센터가 빛을 칩 가까이 끌어당기는 이유

지금까지 데이터센터는 주로 장비 앞단에 꽂는 pluggable optical transceiver를 사용해왔다. 쉽게 말해 서버나 스위치 박스의 앞쪽 포트에 광모듈을 꽂고, 그 안에서 전기 신호를 빛으로 바꿔 광섬유로 내보내는 방식이다.

이 구조는 교체와 유지보수가 쉽다는 장점이 있지만, 스위치 ASIC에서 광트랜시버까지 전기 신호가 PCB 위를 비교적 긴 거리로 지나가야 한다. 데이터 속도가 올라갈수록 이 전기 경로는 전력 소모, 신호 손실, 지연 시간의 부담으로 바뀐다.

출처 : 구글 나노바나나

1. CPO는 무엇인가: 빛을 칩 가까이에 배치하는 패키징 기술

CPO, Co-Packaged Optics는 광통신 부품을 스위치 ASIC 바로 옆 또는 같은 패키지 기판 위에 올리는 기술이다. 기존에는 전기 신호가 스위치 ASIC에서 PCB를 따라 장비 앞단의 광트랜시버까지 이동한 뒤 빛으로 바뀌었다. CPO에서는 이 변환 지점을 ASIC에 훨씬 가깝게 가져온다.

여기서 핵심은 “광통신”이라는 단어보다 패키징에 있다. Lau의 정의에 따르면 CPO는 ASIC Switch, PIC, EIC 같은 서로 다른 칩렛을 CPO substrate 또는 interposer 위에 통합하는 heterogeneous integration packaging method다. 즉 CPO는 단일 광소자 기술이 아니라, 전자 칩과 광 칩을 같은 패키지 안에서 짧게 연결하는 시스템 통합 기술이다.

CPO의 목적은 명확하다. 첫째, ASIC, PIC, EIC 사이의 전기 배선 길이를 줄인다. 둘째, 신호를 구동하는 데 필요한 전력을 낮춘다. 셋째, 지연 시간을 줄여 전기적 성능을 높인다. AI 데이터센터가 더 큰 대역폭과 낮은 전력 소모를 동시에 요구할수록 CPO의 필요성은 커진다.

2. 용어부터 쉽게 이해하기: ASIC, PIC, EIC, OE

CPO를 이해하려면 몇 가지 용어를 먼저 잡아야 한다.

ASIC Switch는 데이터센터 스위치의 두뇌다. 서버와 GPU에서 들어오는 데이터를 어느 방향으로 보낼지 결정한다. CPO 그림에서 중앙에 크게 놓인 칩이 보통 이 스위치 ASIC이다.

PIC, Photonic IC는 빛을 다루는 칩이다. 빛을 내보내는 laser, 빛을 받아들이는 photodiode, 빛의 경로를 만드는 waveguide, 전기 신호를 광 신호로 바꾸는 modulator 등이 PIC 영역에 들어간다.

EIC, Electronic IC는 PIC를 구동하고 신호를 증폭하는 전자 칩이다. 대표적으로 laser driver와 TIA가 있다. TIA, transimpedance amplifier는 photodiode가 받은 작은 전류 신호를 ASIC이 읽을 수 있는 전압 신호로 키워주는 회로다.

OE, Optical Engine은 PIC와 EIC, 광섬유 연결부를 묶은 광엔진이다. 기존 pluggable transceiver가 장비 앞단에 꽂는 독립 모듈이었다면, CPO의 optical engine은 ASIC 주변에 밀착 배치되는 초근접 광통신 블록에 가깝다.

TOSA는 Transmitting Optical Sub-Assembly로 전기 신호를 빛으로 바꿔 보내는 송신부다. ROSA는 Receiver Optical Sub-Assembly로 외부에서 들어온 빛을 다시 전기 신호로 바꾸는 수신부다. 아래 그림은 EIC가 CMOS 기반 컨트롤러 역할을 하고, PIC가 빛을 송수신하며 광 신호와 전기 신호를 변환한다고 설명한다.

출처 나노바나나

3. 왜 CPO가 필요한가: 전기 신호의 길이를 줄이는 싸움

AI 데이터센터에서 데이터는 스위치 ASIC과 광섬유 사이를 끊임없이 오간다. 문제는 전기 신호가 고속으로 멀리 이동할수록 더 많은 에너지를 쓰고, 신호 품질도 나빠진다는 점이다. 그래서 산업의 방향은 명확하다. 전기 신호로 이동하는 구간을 줄이고, 가능한 빨리 빛으로 바꾸는 것이다.

이 변화는 단계적으로 진행된다. 첫 번째는 pluggable optics다. 광트랜시버가 장비 앞단에 꽂혀 있고, ASIC과 트랜시버 사이의 거리가 가장 길다. 두 번째는 OBO, On-Board Optics다. 광엔진을 보드 안쪽, ASIC 주변으로 옮긴다. 세 번째는 NPO, Near-Package Optics다. 광엔진과 ASIC을 더 고성능 기판 위에서 가깝게 연결한다. 마지막 단계가 CPO다. ASIC과 optical engine을 같은 CPO substrate 위에 올린다.

Lau의 아래그림은 이 네 구조를 비교하면서, pluggable 구조에서는 ASIC과 transceiver 사이 거리가 가장 멀어 전력과 전기적 성능이 가장 불리하고, CPO에서는 ASIC과 OE/EE가 고성능 CPO substrate 위에 함께 배치되기 때문에 전력과 전기 성능 측면에서 가장 유리하다고 정리한다.

4. CPO의 경제성: 성능뿐 아니라 전력 절감의 문제

CPO가 중요한 이유는 단순히 속도가 빨라지기 때문만은 아니다. AI 데이터센터에서는 전력 비용과 냉각 비용이 이미 핵심 제약이 되었다. 네트워크 장비가 더 많은 데이터를 처리하려면 광인터커넥트의 전력 효율이 좋아져야 한다.

아래의 power consumption 비교 그림은 pluggable 대비 CPO가 400G, 800G, 1.6T로 갈수록 전력 절감 효과가 커지는 방향을 보여준다. 특히 1.6T 구간에서는 CPO가 pluggable 대비 50% 이상의 power saving을 제공할 수 있다는 메시지를 제시한다.

이 그림의 의미는 크다. 데이터센터 네트워크가 800G에서 1.6T, 이후 3.2T급으로 올라갈수록 기존 pluggable 방식의 전력 부담은 더 커진다. 따라서 CPO는 “더 빠른 광통신 기술”을 넘어, AI 데이터센터의 전력 밀도 문제를 완화하는 패키징 전략으로 이해할 수 있다.

5. 2D CPO: ASIC, EIC, PIC를 옆으로 나란히 놓는 초기 구조

CPO의 가장 기본적인 형태는 2D heterogeneous integration이다. ASIC Switch, EIC, PIC를 같은 CPO substrate 위에 옆으로 배치한다. 전기 신호는 ASIC에서 EIC로 이동하고, EIC는 PIC를 구동하거나 PIC에서 온 신호를 증폭한다. PIC는 광섬유와 연결되어 빛을 주고받는다.

이 구조의 장점은 상대적으로 이해하기 쉽고 구현 난이도가 낮다는 점이다. ASIC과 optical engine이 같은 기판 위에 있기 때문에 pluggable보다 전기 경로가 짧다. 다만 모든 부품을 옆으로 펼쳐 놓기 때문에, 스위치 ASIC 주변에 배치할 수 있는 optical engine 수와 크기에 한계가 생긴다.

초기 CPO에서는 이 2D 구조가 자연스러운 출발점이다. 하지만 데이터센터 스위치가 25.6T에서 51.2T로 올라가면, 각 optical engine의 속도와 크기가 커진다. 같은 면적 안에 더 큰 OE를 더 많이 배치해야 하므로, 단순히 옆으로 늘어놓는 구조만으로는 한계가 생긴다.

6. 25.6T에서 51.2T로: 3D CPO가 필요한 이유

CPO가 3D로 발전하는 이유는 간단하다. 옆으로 놓을 공간이 부족해지기 때문이다. 아래 그림은 현재 25.6T Ethernet switch chip이 16개의 1.6Tbps OE를 필요로 하고, 향후 51.2T switch chip은 16개의 3.2Tbps OE를 필요로 한다고 설명한다. 문제는 3.2Tbps OE는 EIC와 PIC 크기가 커지기 때문에, 기존 패키지 면적 안에서 16개를 배치하기가 어려워진다는 점이다.

해결 방향은 위로 쌓는 것이다. PIC와 EIC를 옆으로 나란히 두는 대신, EIC를 PIC 위에 올리거나 PIC를 EIC 위에 올린다. 이렇게 하면 수평 면적을 줄이면서도 optical engine의 기능은 유지할 수 있다. 반도체 패키징에서 자주 말하는 3D integration이 CPO에서도 중요해지는 이유다.

이 흐름은 스마트폰 AP나 GPU 패키징에서 봐왔던 고밀도 적층의 논리와 비슷하다. 다만 CPO에서는 전기 신호뿐 아니라 빛의 경로까지 맞춰야 하므로 난이도가 더 높다. 칩을 쌓는 것만으로 끝나지 않고, 광섬유와 PIC의 정렬, 열관리, 테스트, 수율 관리까지 함께 풀어야 한다.

Present 2D CPO

Future 3D CPO

7. 3D CPO의 핵심: PIC와 EIC를 어떻게 쌓을 것인가

3D CPO에서는 PIC와 EIC를 수직으로 연결하는 방식이 중요하다. 아래 그림은 여러 가지 3D heterogeneous integration 구조를 제시한다. microbump로 연결하는 방식, TSV interposer를 사용하는 방식, organic interposer를 사용하는 방식, fan-out 구조를 활용하는 방식, Cu-Cu hybrid bonding을 적용하는 방식 등이 포함된다.

이 다양한 구조는 모두 같은 문제를 풀기 위한 시도다. PIC와 EIC를 더 짧고 촘촘하게 연결하면서, optical engine의 수평 면적을 줄이는 것이다. 연결 거리가 짧아질수록 신호 품질은 좋아지고 전력 소모는 낮아진다. 반대로 공정 난이도와 비용은 올라간다.

여기서 앞으로 중요해지는 기술이 Cu-Cu hybrid bonding이다. 기존 microbump는 작은 금속 범프를 통해 칩을 연결한다. Cu-Cu hybrid bonding은 구리와 구리를 더 직접적으로 접합해 훨씬 미세한 pitch와 높은 interconnect density를 구현할 수 있다. Lau의 아래 그림도 미래 AI/Data Center CPO가 더 높은 연결 밀도, 더 미세한 pitch, 더 작은 3D 통합, 저전력, 저지연, 고대역폭, 더 나은 signal integrity를 요구하기 때문에 일부 PIC와 EIC에는 Cu-Cu hybrid bonding이 강하게 권장된다고 정리한다.

8. Bridge 기술: 칩 사이에 놓는 초고속 지름길

CPO가 고도화될수록 ASIC, EIC, PIC 사이의 연결 방식도 중요해진다. 이때 등장하는 개념이 bridge다. bridge는 칩과 칩 사이에 놓는 작은 고밀도 연결 구조다. 실리콘 bridge, Intel의 EMIB, fan-out embedded bridge 등이 대표적이다.

쉽게 비유하면, 넓은 기판 위에 긴 도로를 깔아 칩을 연결하는 대신, 신호가 가장 많이 오가는 구간에 고속 전용도로를 깔아주는 것이다. 이 고속 전용도로가 bridge다. bridge를 쓰면 전체 기판을 매우 비싸고 복잡하게 만들지 않으면서도, 필요한 구간에만 고밀도 배선을 넣을 수 있다.

아래 그림 EMIB, silicon bridge, Cu-Cu hybrid bonding을 적용한 silicon bridge 구조를 비교한다. 성능은 높아지지만 비용과 공정 난이도도 같이 올라간다. 따라서 bridge는 모든 CPO에 동일하게 들어가기보다, 고성능 AI 데이터센터용 CPO에서 선택적으로 채택될 가능성이 높다.

9. Glass substrate: CPO가 유리를 주목하는 이유

CPO의 또 다른 발전 방향은 glass substrate와 glass interposer다. 기존 고성능 패키징은 organic substrate나 silicon interposer를 많이 사용해왔다. 그런데 CPO에서는 광신호를 다루기 때문에 유리가 매력적인 후보가 된다. 유리는 치수 안정성이 좋고, 광도파로를 만들기 쉬우며, TGV, Through Glass Via를 통해 전기적 연결도 구현할 수 있다.

Lau의 아래 그림은 glass가 optical interconnect를 매끄럽게 통합할 수 있는 능력이 높기 때문에 CPO에서 glass substrate 또는 glass interposer 사용이 늘어날 수 있다고 설명한다. 특히 PIC를 co-packaged glass substrate 안에 embedded하고, glass waveguide로 fiber와 PIC를 연결하는 구조를 제안한다.

여기서 중요한 점은 glass가 단순한 “받침대” 역할에 머물지 않는다는 것이다. 앞으로의 CPO에서 glass substrate는 전기 배선, 광도파로, TGV, PIC embedding을 함께 담는 플랫폼으로 발전할 수 있다. 다시 말해 glass는 기판 소재인 동시에, 빛의 경로를 패키지 안에 설계하는 수단이 된다.

다만 glass substrate는 신뢰성 문제가 남아 있다. 2025년 세미나에서 저자는 glass의 CTE, 즉 열팽창계수를 너무 silicon chip에만 맞추면 PCB와의 열팽창 차이가 커져 C4 solder joint 신뢰성이 문제가 될 수 있다고 지적했다. 위쪽 microbump에는 유리할 수 있지만, 아래쪽 PCB와의 mismatch가 커지면 solder joint에 더 큰 스트레스가 생길 수 있다는 의미다.

10. Silicon Photonics와 CPO: 같은 말은 아니지만 함께 간다

CPO와 Silicon Photonics, SiPh는 자주 함께 언급되지만 같은 개념은 아니다. CPO는 패키지 안에서 ASIC, EIC, PIC를 어떻게 가깝게 통합할지에 대한 패키징 방식이다. Silicon Photonics는 빛을 다루는 광소자를 실리콘 기반 공정 위에 통합하는 기술이다.

아래 그림 silicon photonics를 실리콘 칩 위에 광학 부품을 통합해 기존 전기 신호 대신 빛으로 데이터를 전송하는 기술로 설명한다. silicon waveguide, silicon modulator, silicon resonator, germanium photodetector, InP laser 같은 요소가 여기에 포함된다. 궁극적으로는 PIC와 EIC 기능을 실리콘 기반 칩 위에 더 많이 통합하는 방향을 지향한다.

CPO와 silicon photonics가 결합하면 패키지는 더 작아지고, 전력은 낮아지며, 대역폭은 커질 수 있다. 다만 통합도가 높아질수록 테스트, burn-in, 수율, 공정 인프라 비용도 올라간다. Lau의 아래 그림 CPO를 basic chiplets, advanced silicon photonic chiplet, holy grail silicon photonic chiplet로 나누어 설명한다. basic 구조는 가장 유연하고 비용이 낮지만 패키지 크기가 크고 테스트 부담이 크다. holy grail 구조는 성능과 크기 측면에서 가장 유리하지만 비용과 인프라 요구가 가장 높다.

11. TOSA와 ROSA로 보는 CPO의 동작 방식

CPO의 동작은 송신과 수신으로 나누어 보면 이해하기 쉽다.

송신 경로에서는 ASIC에서 나온 전기 신호가 EIC의 driver를 거쳐 PIC의 laser 또는 modulator로 전달된다. 이후 이 신호는 빛에 실려 fiber로 나간다. 이것이 TOSA, 즉 송신 optical sub-assembly의 역할이다. silicon photonics 기반 CPO에서는 silicon modulator가 전기 신호를 optical signal로 바꾸는 데 중요한 역할을 한다.

수신 경로에서는 외부 fiber를 통해 들어온 빛이 coupler와 silicon waveguide를 지나 photodetector로 들어간다. photodetector는 빛을 전기 신호로 바꾸고, EIC의 TIA가 이를 증폭해 ASIC으로 전달한다. 이것이 ROSA, 즉 수신 optical sub-assembly의 역할이다.

이 과정을 단순화하면, CPO는 “ASIC 근처에서 전기와 빛을 빠르게 바꿔주는 변환소”다. 기존 구조에서는 이 변환소가 장비 앞단에 있었고, CPO에서는 이 변환소가 ASIC 바로 옆으로 이동한다.

12. CPO는 스위치에서 GPU와 HBM 패키지로 확장될 수 있다

현재 CPO 논의의 중심은 Ethernet switch ASIC이다. 그러나 AI 데이터센터에서는 스위치뿐 아니라 GPU, HBM, accelerator 사이의 데이터 이동도 병목이다. 따라서 장기적으로 optical I/O는 스위치 패키지에만 머물지 않고, GPU와 HBM이 함께 올라가는 AI 패키지 영역으로 확장될 수 있다.

아래 그림 GPU, HBM, switch, PIC, EIC를 3D heterogeneous integration으로 묶는 구조를 제시한다. 이 그림은 CPO의 장기 방향을 잘 보여준다. 광연결은 더 이상 랙과 랙 사이, 장비와 장비 사이의 외부 네트워크에만 머물지 않는다. 패키지 내부 또는 패키지 근처로 들어오면서, 컴퓨팅 칩 자체의 I/O 구조를 바꿀 수 있다.

이 관점에서 CPO는 단순한 광모듈 대체 기술보다 더 넓게 봐야 한다. AI 패키지의 데이터 입출력 구조가 전기 중심에서 전기·광 혼합 구조로 이동하는 신호에 가깝다.

13. 아직 풀어야 할 문제: 열, 테스트, 수율, 신뢰성

CPO는 매력적이지만 양산 관점에서는 어려운 기술이다.

첫째는 열관리다. EIC와 PIC를 수직으로 쌓으면 면적은 줄어들지만 열을 빼기 어려워진다. EIC는 전자회로라 발열이 있고, PIC는 온도 변화에 민감하다. 특히 silicon resonator나 microring modulator는 온도 변화에 따라 특성이 변할 수 있어 heater control과 thermal management가 중요해진다. 아래 그의 summary도 3D CPO의 thermal management가 중요한 주제가 될 것이라고 정리한다.

둘째는 테스트와 burn-in이다. pluggable transceiver는 독립 모듈로 테스트하고 불량이면 교체하기 쉽다. 반면 CPO는 광엔진이 ASIC 패키지와 더 깊게 통합되므로 조립 후 불량이 발견될 경우 비용 부담이 커진다. 따라서 known-good die, wafer-level optical test, optical engine 단위 테스트, 리워크 가능한 조립 구조가 중요해진다.

셋째는 광정렬이다. 전기 배선은 패드가 맞으면 연결되지만, 빛은 경로가 조금만 어긋나도 손실이 커진다. fiber coupler, taper coupler, glass waveguide, polymer waveguide, mirror, fiber array unit 같은 부품과 구조가 중요한 이유다.

넷째는 기판 신뢰성이다. 특히 glass substrate는 optical interconnect 통합에 유리하지만, silicon chip, glass substrate, PCB 사이의 열팽창 차이를 관리해야 한다. Lau의 2025년 세미나 스크립트는 glass CTE를 낮추는 전략이 위쪽 chip 접합에는 유리할 수 있지만, 아래쪽 PCB와의 mismatch를 키워 C4 solder joint 신뢰성 문제를 만들 수 있다고 지적한다.

14. 정리: CPO의 발전 방향은 “빛을 칩 가까이 가져오는 것”

CPO의 핵심은 복잡해 보이지만 방향성은 명확하다. 전기 신호가 장거리로 이동하는 구간을 줄이고, 광신호를 가능한 한 칩 가까운 위치에서 활용하는 것이다. 현재 데이터센터 광통신의 중심은 장비 전면부에 장착되는 pluggable transceiver에 있지만, AI 데이터센터가 더 높은 대역폭과 더 낮은 전력 소모를 요구할수록 optical engine은 ASIC 쪽으로 점차 이동할 가능성이 높다.

기술 발전 경로는 대체로 pluggable optics → OBO → NPO → CPO 순서로 전개된다. 초기에는 ASIC, EIC, PIC를 수평으로 배치하는 2D 구조가 중심이지만, 이후에는 PIC와 EIC를 위아래로 적층하는 3D 구조로 발전한다.

여기에 Cu-Cu hybrid bonding, silicon bridge, EMIB, fan-out bridge와 같은 고밀도 연결 기술이 결합되면서 패키지 내부의 전기적·광학적 연결 밀도는 더욱 높아진다. 동시에 glass substrate와 glass interposer는 optical interconnect를 패키지 내부로 통합하는 차세대 플랫폼으로 부상하고 있다.

그다음 단계에서는 silicon photonics와의 결합이 핵심이 된다. silicon waveguide, modulator, resonator, germanium photodetector, InP laser와 같은 광소자들이 CPO 구조 안으로 더 깊게 들어오면서, CPO는 단순한 광모듈 패키징을 넘어 AI 데이터센터의 optical I/O 인프라로 확장된다.

AI와 데이터센터의 저전력, 고대역폭, 고속 전송 수요가 동시에 커지면서 CPO with silicon photonics는 가장 뜨거운 기술 주제 중 하나가 되었고, 관련 기업들은 2027년 제품 출하를 목표로 개발 속도를 높이고 있다.

결국 CPO를 단순히 광모듈을 패키지 안으로 넣는 기술로만 해석하기에는 범위가 좁다. 보다 본질적으로는 AI 시대의 advanced packaging이 전자와 광자를 동시에 다루기 시작했다는 변화로 볼 수 있다. 반도체 패키징은 칩과 칩을 연결하는 기술에서 한 단계 더 나아가, 데이터가 이동하는 방식 자체를 재설계하는 기술로 진화하고 있다.

이 과정에서 산업의 무게중심도 달라지고 있다. 단순한 광학부품 제조나 모듈 조립보다, 여러 광소자와 전자소자, 기판, 인터커넥트 기술을 하나의 시스템으로 통합하는 광학 패키징 역량의 중요성이 더욱 부각되는 국면으로 넘어가고 있다.

=끝