2026년 10월 25일 일요일

생각정리 409 (* CoWoS·CoPoS, Advanced Packaging)


최근 TSMC 첨단 패키징 관련 자료들을 보다 보니, CoWoS CAPA가 얼마나 늘어나는지만으로는 앞으로의 수급을 제대로 설명하기 어렵다는 생각이 들었다.

NVIDIA가 전체 CoWoS 물량의 60% 가까이를 확보했다는 이야기만 보면 나머지 GPU·ASIC 업체들이 남은 40%를 두고 경쟁하는 단순한 구조처럼 보인다.

하지만 실제로는 Google, Anthropic, OpenAI, Meta, AWS 같은 고객들도 Broadcom·Marvell 등을 통해 장기 패키징 capacity를 확보하고 있다. TSMC 역시 급증하는 수요를 감당하기 위해 ASE·SPIL·Amkor 등 OSAT로 CoW와 WoS 물량을 분산하기 시작했다.

특히 Anthropic은 Google Cloud를 통해 TPU를 사용하는 일반적인 cloud 고객으로만 보기 어렵다.

Broadcom을 통해 2026년 1GW 이상, 2027년 약 3.5GW, 2028년 10GW의 TPU 기반 compute capacity를 확보했고, 이를 위한 별도의 데이터센터와 금융구조까지 만들어졌다.

결국 앞으로의 첨단 패키징 수급을 보려면 NVIDIA 점유율뿐 아니라 각 고객이 실제로 확보한 capacity, 칩을 구현하는 파트너, 패키지 면적과 qualification 여부까지 함께 봐야 한다.

관련 내용을 공부한 김에 CoWoS·CoPoS와 같은 중간계층 실리콘의 글로벌 공급능력과 고객별 수요를 정리해본다.


1. 여기서 말하는 패키징은 무엇인가


이번 글에서 말하는 패키징은 ABF 기판이나 최종 조립·테스트 전체를 의미하지 않는다.

GPU·ASIC과 HBM 사이에서 수천~수만 개의 신호를 연결하는 다음 공정들에 초점을 맞춘다.

  • TSMC CoWoS-S/L/R의 silicon interposer·RDL·CoW
  • 향후 CoPoS panel-level interposer
  • Intel EMIB·EMIB-T silicon bridge
  • ASE/SPIL FOCoS·EFB·CoW
  • Amkor silicon interposer 및 2.5D integration
  • Samsung I-Cube
  • GlobalFoundries의 CoWoS-S interposer 위탁생산

쉽게 말하면 GPU·ASIC과 HBM을 하나의 거대한 연산 패키지로 묶어주는 중간계층 실리콘과 고밀도 배선층이다.

AI 가속기의 성능이 높아질수록 compute die는 늘어나고, HBM stack도 많아지며, 이를 연결하는 interposer와 RDL 면적 역시 커진다.

수요의 흐름은 다음과 같다.

AI 모델과 Agent 사용량 증가
→ GPU·ASIC당 HBM 용량 증가
→ compute die와 HBM stack 증가
→ interposer·RDL 면적 확대
→ 패키지당 CoWoS wafer 소비량 증가
→ 칩 출하량보다 패키징 수요가 더 빠르게 증가

따라서 CoWoS 수급은 단순히 월 몇 장을 생산할 수 있는지만 봐서는 안 된다.

동일한 300mm wafer를 처리하더라도 패키지 면적이 두 배로 커지면 웨이퍼 한 장에서 만들 수 있는 패키지 수는 줄어든다.

TSMC는 현재 5.5-reticle급 CoWoS를 생산하고 있으며, 2028년에는 약 10개의 대형 compute die와 20개 HBM stack을 통합할 수 있는 14-reticle급 CoWoS를 준비하고 있다. pr.tsmc.com

결국 앞으로 봐야 할 것은 단순 WPM이 아니다.

고객 설계에 qualification된 capacity
× 패키지 면적
× 수율
× HBM 통합능력
× 실제 고객별 배정량

이 다섯 가지를 함께 봐야 한다.


2. 글로벌 중간계층 실리콘 생산능력


아래 수치는 가능한 경우 300mm wafer-equivalent per month, 즉 kWPM으로 통일했다.

다만 EMIB-T처럼 웨이퍼 전체 interposer가 아니라 필요한 위치에만 silicon bridge를 넣는 방식은 CoWoS와 물리적으로 동일하지 않다. 따라서 EMIB-T는 CoWoS-equivalent로 환산한 추정치에 가깝다.

연말 설치·가용능력 추정



TSMC CoWoS capacity는 2026년 말 13만~14만 WPM, 2028년 말 약 26만 WPM으로 확대될 전망이다.

Intel EMIB-T는 2027년 1.5만~2만 WPM, 2028년 4만~4.5만 WPM-equivalent 정도가 업계 추정치다. www.trendforce.com

UBS 공급망 조사에서는 2027년 말 CoWoS 계열 capacity를 다음과 같이 추정한다.

  • TSMC: 18만 WPM
  • ASE/SPIL: 6만~7만 WPM
  • Amkor: 2만 WPM
  • CoWoS 생태계 합계: 26만~27만 WPM finance.biggo.com

다만 이 숫자들을 단순 합산하면 안 된다.

ASE·SPIL·Amkor가 처리하는 CoW와 WoS 물량 일부는 이미 TSMC ecosystem capacity 안에 포함되어 있을 수 있다.

GlobalFoundries가 미국 Malta에서 생산할 CoWoS-S silicon interposer도 TSMC 위탁 물량이기 때문에 TSMC capacity와 별도로 더하면 이중계산이 된다.

연말 WPM에 12개월을 곱해 연간 공급량으로 사용하는 것도 실제 공급을 과대평가하는 방식이다.

신규 라인은 장비 설치 이후에도

  • 고객 제품 qualification
  • 초기 수율 안정화
  • HBM 및 substrate 공급 정렬
  • 열·warpage 검증
  • 완전가동 도달

까지 상당한 시간이 필요하다.

2027년 말 capacity가 27만 WPM에 도달하더라도 2027년 연평균 생산능력은 이보다 낮을 수밖에 없다.


3. 연간 공급과 수요


연말 capacity가 아니라 실제 연간 생산 가능한 유효 공급량으로 계산하면 다음과 같다.




기준 시나리오는 다음과 같이 잡았다.




2027년 글로벌 CoWoS 수요 263만 wafer-equivalent는 2026년 132만 장의 거의 두 배다.

NVIDIA 수요는 절대적으로 증가하지만 점유율은 60%에서 49%로 하락한다. ASIC 비중은 30%에서 33%, AMD는 10%에서 18%로 상승할 전망이다. finance.biggo.com

2028년에는 headline 기준으로 공급과 수요가 거의 맞아 들어가기 시작한다.

그러나 이것이 모든 고객이 원하는 패키징 물량을 제때 받을 수 있다는 뜻은 아니다.

  • NVIDIA 전용 Amkor capacity
  • AMD 중심의 ASE/SPIL EFB·CoW 물량
  • Anthropic·OpenAI용 Broadcom XPU 물량
  • Intel 내부 사용분
  • CoWoS-S/L/R과 EMIB-T 간 설계 비호환성
  • 대형 패키지 비중 상승
  • 신규 라인의 초기 수율

때문이다.

결국 2028년에는 글로벌 총량 기준 shortage는 완화되더라도, 고객별로 실제 사용할 수 있는 qualified capacity는 계속 부족할 가능성이 높다.


4. 패키징 수요는 최종 고객과 칩 구현업체를 나눠봐야 한다


첨단 패키징 수요를 볼 때 가장 헷갈리는 부분이 최종 고객과 칩 구현업체의 구분이다.

예를 들어 Anthropic이 사용하는 TPU는 Google이 아키텍처를 설계하고 Broadcom이 구현한다. 그러나 실제 capacity를 확보하고 사용하는 고객은 Anthropic이다.

반대로 Google TPU 전체를 Broadcom 물량으로 보면 MediaTek이 구현하는 TPU까지 Broadcom으로 잘못 분류하게 된다.

따라서 수요는 두 가지 축으로 나눠볼 필요가 있다.

최종 고객 기준


누가 실제 compute capacity를 사용하고 패키징 물량을 필요로 하는가.

  • NVIDIA
  • AMD
  • Anthropic
  • Google
  • OpenAI
  • Meta
  • AWS
  • Microsoft

칩 구현 파트너 기준


누가 칩을 구현해 TSMC와 OSAT에 패키징 물량을 발주하는가.

  • Broadcom
  • MediaTek
  • Marvell
  • NVIDIA
  • AMD
  • 기타 자체설계 업체


Anthropic은 최종 고객 기준으로는 별도 수요처지만, 구현업체 기준으로는 Broadcom 기반 TPU 물량에 포함된다.

이 두 기준을 분리해야 고객별 실제 capacity와 공급망 업체별 물량을 동시에 이해할 수 있다.


5. 최종 고객별 CoWoS-equivalent 수요


괄호 안은 연간 300mm wafer-equivalent다.



2026~2027년은 UBS의 글로벌 CoWoS 수요와 주요 ASIC 출하량을 기준점으로 사용했다.

2028~2029년은 NVIDIA·AMD 제품 로드맵과 Broadcom이 공개한 Anthropic·OpenAI·Meta의 GW deployment를 반영한 추정치다.

Anthropic 행에는 Google/Broadcom TPU 물량만 들어가 있다.

Anthropic이 AWS에서 사용하는 Trainium은 AWS 행에, NVIDIA GPU 사용량은 NVIDIA 행에 포함된다. 이를 Anthropic 행에 다시 더하면 같은 패키징 물량을 두 번 계산하게 된다.


6. Anthropic은 새로운 대형 패키징 고객이다


Anthropic은 2025년 10월 Google Cloud를 통해 최대 100만 개 TPU를 사용하겠다고 발표했다.

이후 Broadcom·Google과 협력해 2027년부터 약 3.5GW의 차세대 TPU 기반 compute capacity를 확보했다. www.anthropic.com

Broadcom·Apollo·Blackstone은 Anthropic의 2026년 1GW 이상 배치를 지원하기 위해 초기 350억 달러 규모의 금융구조도 만들었다. investors.broadcom.com

더 중요한 것은 2028년이다.

Broadcom 어닝콜에서 한 애널리스트가 10GW가 Google과 Anthropic을 합친 숫자인지 묻자 Hock Tan은 10GW는 Anthropic 단독 물량이라고 답했다.

같은 콜에서 2028년 Anthropic 10GW와 OpenAI 5GW가 재확인됐다. stockanalysis.com

이를 CoWoS-equivalent로 환산하면 다음과 같다.



기준 환산치는 GW당 약 3.8만~4.2만 wafer-equivalent다.

차세대 TPU의 전력소비와 패키지 구조가 달라질 수 있어 정확한 1:1 환산은 어렵다. 다만 현재 공개된 1GW·100만 TPU 거래와 Broadcom의 출하량을 연결하면 대략 이 범위가 나온다.

2028년 Anthropic 수요 약 41만 장은:

  • Google 내부 TPU보다 많고
  • OpenAI XPU의 약 두 배이며
  • NVIDIA 수요의 약 25%
  • AMD 전체 수요의 약 65~70%

에 해당한다.

2028년부터 Anthropic은 글로벌 CoWoS-equivalent 시장에서 NVIDIA와 AMD 다음으로 큰 최종 수요처가 될 가능성이 있다.


7. Google TPU는 공급업체별로 다시 나눠봐야 한다


UBS는 2027년 Google TPU package 출하량을 약 900만 개로 예상한다.

이 가운데:

  • Broadcom 구현: 약 500만 개
  • MediaTek 구현: 약 310만 개
  • 기타·미확정: 잔여 물량

으로 추정한다. www.aicoin.com

여기에 Anthropic의 3.5GW TPU 물량이 Broadcom을 통해 별도로 공급된다.

따라서 TPU 계열 패키징 수요는 다음과 같이 나눠볼 수 있다.

  • Anthropic용 Broadcom TPU
  • Google 내부용 Broadcom TPU
  • Google 내부·Cloud용 MediaTek TPU
  • 기타 공급원이 구현하는 Google TPU

Anthropic은 최종 고객 기준으로 별도 표시하지만, 칩 구현업체 기준에서는 Broadcom 물량이다.

반면 Google 내부 TPU는 Broadcom과 MediaTek 등으로 나뉜다.

이 때문에 Broadcom 매출 점유율과 Broadcom 칩 출하 점유율, Google TPU 전체 패키징 점유율은 서로 다르게 나타난다.


8. OpenAI와 Meta


OpenAI와 Broadcom은 2026년 하반기부터 2029년 말까지 총 10GW 규모의 OpenAI 자체 가속기와 Ethernet 기반 시스템을 배치하기로 했다. investors.broadcom.com

Broadcom은 2026년 3분기에 OpenAI의 1세대 자체 가속기 Jalapeño 출하를 시작했다고 밝혔다.

OpenAI의 CoWoS-equivalent 수요는 다음과 같이 추정한다.

  • 2026년 약 1.3만 장
  • 2027년 약 7.9만 장
  • 2028년 약 22.5만 장
  • 2029년 약 43만 장

2028년 Broadcom이 제시한 OpenAI 배치 규모는 약 5GW다.

Meta 역시 Broadcom과 여러 세대의 MTIA를 공동 개발하고 있다.

Meta가 공식 발표한 초기 배치 규모는 1GW 이상이며 이후 multi-GW로 확대될 예정이다. Broadcom은 칩 설계뿐 아니라 advanced packaging과 networking에도 참여한다. about.fb.com

2027년 MTIA 출하량은 약 45만 개로 추정된다.

향후 생성형 AI workload 적용이 늘어나면 MTIA 출하량뿐 아니라 HBM content와 package size까지 함께 증가할 가능성이 높다.


9. 칩 구현업체 기준으로 보면 Broadcom의 위치가 더 커진다


최종 수요처가 아니라 실제로 누가 ASIC을 구현하고 패키징 물량을 발주하는지를 기준으로 보면 Broadcom의 위치가 훨씬 커진다.




Broadcom 직접 구현 물량은 다음 고객들로 구성된다.


Google TPU 내 Broadcom 물량 일부가 MediaTek으로 이동하더라도 Anthropic과 OpenAI의 증가분이 이를 훨씬 크게 상쇄한다.

Broadcom이 직접 구현하는 CoWoS-equivalent 물량은 대략:

  • 2026년 18만 장
  • 2027년 38만~42만 장
  • 2028년 86만~94만 장
  • 2029년 130만~145만 장

까지 증가할 가능성이 있다.

Broadcom은 2026년 3분기 Ironwood TPU를 Google과 Anthropic에 대량 공급했고 OpenAI Jalapeño 생산 출하도 시작했다.

해당 분기 Broadcom의 XPU 출하량은 전년 대비 3.5배 이상 증가했고, XPU가 AI semiconductor 매출의 **73%**를 차지했다. www.roic.ai

Broadcom은 Google TPU 설계 파트너에서 점차 Google, Anthropic, OpenAI, Meta 등 여러 frontier AI 업체의 accelerator를 구현하는 AI infrastructure platform으로 확장되고 있다.


10. TSMC와 OSAT의 역할


TSMC


2026.10.15 TSMC


TSMC는 선단 logic wafer와 대형 silicon interposer, CoW, RDL을 동시에 제공할 수 있는 가장 중요한 공급자다.

2026년 글로벌 CoWoS 계열 유효 capacity의 약 75~80%, 2027년에도 약 **60~65%**를 담당할 가능성이 높다.

TSMC 내부 고객 구성은 다음과 같이 추정한다.



NVIDIA 점유율은 내려가더라도 절대 사용량은 계속 증가한다.

동시에 Anthropic·OpenAI·Meta의 Broadcom XPU 수요가 올라오면서 TSMC의 신규 capacity 대부분도 곧바로 고객에게 배정될 가능성이 높다.

ASE/SPIL

2026.07.31 ASE Technology


ASE/SPIL은 과거 TSMC가 CoW를 완료한 뒤 substrate와 결합하는 WoS 역할이 중심이었다.

최근에는 TSMC가 병목을 완화하기 위해 CoW 자체도 ASE로 외주화하는 방향으로 움직이고 있다. www.trendforce.com

AMD도 ASE·SPIL과 차세대 2.5D embedded fan-out bridge를 공동 개발하고 있다. ir.amd.com

2027년 ASE/SPIL CoW 물량은 대략 다음과 같이 배분될 가능성이 있다.

  • AMD: 35~45%
  • NVIDIA: 20~30%
  • Broadcom XPU: 20~30%
  • 기타: 10~15%

Anthropic과 OpenAI 물량이 예상보다 빠르게 증가하면 Broadcom이 ASE/SPIL의 신규 CoW capacity를 더 적극적으로 확보할 가능성이 있다.

Amkor


2026.04.28 AMKOR


Amkor는 NVIDIA와 다년 계약을 체결했고, 한국에서 NVIDIA 관련 interposer wafer capacity를 2028년 말까지 300% 이상 확대할 계획이다. nvidianews.nvidia.com

따라서 Amkor 증설분을 모든 고객이 사용할 수 있는 공용 capacity로 보면 안 된다.

2028년 Amkor 신규 중간계층 capacity 중:

  • NVIDIA: 65~80%
  • 기타 고객: 20~35%

가 배정될 가능성이 높다.

Amkor 증설은 글로벌 총공급을 늘리지만 비-NVIDIA 잔여 물량을 같은 크기로 늘려주는 것은 아니다.

Intel EMIB-T


2026.07.23 Intel

Intel EMIB-T는 거대한 silicon interposer 전체를 사용하는 대신 필요한 위치에만 silicon bridge를 배치한다.

면적 효율성과 package 확장성 측면에서는 유력한 대안이지만 CoWoS 설계를 그대로 이전할 수는 없다.

  • package redesign
  • die-to-die interface 변경
  • HBM qualification
  • 고객별 수율 검증

이 필요하다.

Intel 자체 제품도 capacity 일부를 사용하기 때문에 발표된 EMIB-T capacity 전체를 외부 ASIC 고객이 사용할 수 있다고 보면 안 된다.

GlobalFoundries


2026.08.05 GlobalFoundries


GlobalFoundries는 미국 Malta에서 TSMC용 CoWoS-S silicon interposer를 생산해 2028년 상반기부터 양산할 계획이다. www.tomshardware.com

이는 독립적인 신규 패키징 플랫폼이라기보다 TSMC 공급망의 지역 다변화에 가깝다.

따라서 GlobalFoundries 물량을 TSMC capacity 위에 별도로 더하면 이중계산이 된다.


11. CoPoS는 언제 도움이 될까


CoPoS는 원형 300mm wafer 대신 대형 직사각형 panel 위에 RDL과 interposer를 형성한다.

장기적으로는 다음과 같은 장점이 있다.

  • 원형 wafer 가장자리 손실 축소
  • 대형 패키지 배치 효율 개선
  • 14-reticle 이상 package 확장
  • 대형 AI accelerator의 원가 절감 가능성

하지만 아직 해결해야 할 문제도 많다.

  • panel warpage
  • 미세배선 균일도
  • 대형 panel 수율
  • 장비 표준화
  • 고객 qualification
  • HBM과 compute die의 thermal mismatch

현실적인 일정은 다음과 같다.

  • 2026~2027년: Pilot 및 장비 검증
  • 2028년: 제한적인 risk production
  • 2029~2030년: 초기 양산
  • 2030년대 초: 의미 있는 대량생산

TSMC 역시 CoPoS가 초기에는 CoWoS를 대체하기보다 보완할 것으로 보고 있다. www.tomshardware.com

따라서 2026~2028년 수급 모델에서 CoPoS를 대규모 공급으로 잡기는 어렵다.

CoPoS는 이번 사이클의 부족을 즉시 해결하는 capacity라기보다, 14-reticle 이후 더 이상 300mm wafer 위에서 경제적으로 감당하기 어려워지는 대형 AI 패키지를 위한 다음 생산방식에 가깝다.


12. NVIDIA가 물량을 선점하면 나머지는 얼마나 부족한가


NVIDIA 물량을 우선 충족한다고 가정해보면 다음과 같다.



이 계산만 보면 2028년에는 비-NVIDIA 고객 수요의 약 95%를 충족할 수 있어 거의 균형에 도달한 것처럼 보인다.

하지만 NVIDIA뿐 아니라 Anthropic·Google·OpenAI·Meta도 이미 장기계약과 별도 공급구조를 통해 capacity를 우선 확보하고 있다.

따라서 실제 잔여 capacity는 더 적다.


2027년


우선 배정 가능성이 높은 물량은:

  • NVIDIA: 1.29m
  • Anthropic: 0.13m
  • Google 내부: 0.24m
  • OpenAI: 0.08m
  • Meta: 0.05m

합계 약 1.79m다.

유효 공급 2.42m에서 이를 제외하면 남는 공급은 약 0.63m다.

반면 AMD·AWS·Microsoft·기타 ASIC 고객 수요는 약 0.84m다.

잔여 고객 충족률은 약 **75%**까지 내려간다.

2028년


우선 배정 물량은:

  • NVIDIA: 1.65m
  • Anthropic: 0.41m
  • Google 내부: 0.30m
  • OpenAI: 0.23m
  • Meta: 0.11m

합계 약 2.70m다.

유효 공급 3.65m에서 제외하면 잔여 공급은 약 0.95m다.

AMD·AWS·Microsoft·기타 ASIC 고객 수요는 약 1.05m이므로 잔여 고객 충족률은 약 **90%**다.

결국 headline 기준 공급과 수요가 비슷해져도 실제로 시장에서 자유롭게 거래되는 잔여 capacity는 계속 부족할 가능성이 높다.


13. 모든 고객이 똑같이 경쟁하는 것은 아니다


NVIDIA 이외의 모든 회사가 남은 물량을 놓고 동일한 조건에서 경쟁하는 구조는 아니다.

실제 시장은 크게 세 단계로 나뉠 가능성이 높다.

1단계: Anchor Customer

  • NVIDIA
  • Anthropic
  • Google
  • OpenAI
  • Meta

이들은 다년 LTA, 선급금, 장비투자 지원, 전용 금융구조 등을 통해 capacity를 사전에 확보할 수 있다.

Anthropic의 경우 Broadcom·Apollo·Blackstone을 통한 전용 금융구조까지 만들어졌다.

2단계: 전략적 대형 고객

  • AMD
  • AWS
  • Microsoft
  • Marvell 기반 대형 ASIC 고객

이들도 필요한 물량 대부분을 확보할 수 있지만 공급업체 다변화나 출시 일정 조정이 요구될 수 있다.

AMD가 ASE·SPIL과 EFB를 개발하고, AWS가 Marvell을 활용하는 이유도 TSMC CoWoS 단일 경로에만 의존하기 어렵기 때문이다.

3단계: 후순위 ASIC 및 신규 고객

가장 큰 영향을 받는 쪽은 소형 ASIC 업체와 신규 고객일 가능성이 높다.

  • 제품 출시 연기
  • 요청 물량 삭감
  • HBM stack 축소
  • package 면적 축소
  • CoWoS-S에서 RDL·bridge 방식으로 전환
  • Intel·Samsung·OSAT로 재설계

등을 감수해야 할 수 있다.

따라서 패키징 경쟁은 공개적인 가격 경매보다

qualification 우선순위
→ 장비 설치 시점
→ 수율 안정화 순서
→ 고객별 물량 배정
→ 실제 제품 출시 일정

을 통해 나타날 가능성이 높다.


14. Spillover capacity는 얼마나 도움이 될까


2026년

ASE/SPIL·Amkor spillover는 TSMC 병목을 일부 완화하지만 아직 WoS와 제한적인 CoW 중심이다.

글로벌 부족분을 해소하기에는 충분하지 않다.

2027년

ASE/SPIL이 가장 중요한 완충 역할을 한다.

2027년 말 CoW capacity가 6만~7만 WPM에 도달하면 신규 capacity 증가분의 상당 부분을 담당할 수 있다.

하지만 ASE/SPIL 신규 capacity 역시 AMD와 Broadcom의 대형 XPU 고객에게 우선 배정될 가능성이 있다.

Anthropic·OpenAI·Meta 물량이 예상보다 빠르게 증가하면 ASE/SPIL 증설분도 시장에 풀리기 전에 장기계약으로 묶일 수 있다.

2028년

Amkor, Intel EMIB-T, GlobalFoundries 위탁 interposer가 공급에 가세한다.

그럼에도 실질적인 완화 폭은 headline 증설량보다 작을 가능성이 높다.

  • Amkor 신규 물량은 NVIDIA 중심
  • GlobalFoundries는 TSMC capacity에 포함
  • Intel은 package redesign 필요
  • Samsung은 공개 capacity와 고객 qualification이 불확실
  • CoPoS는 아직 본격 양산 전

이를 감안하면 spillover가 기존 부족분을 흡수할 수 있는 비중은 대략:

  • 2026년: 부족분의 10~20%
  • 2027년: 부족분의 40~60%
  • 2028년: 부족분의 70~100%

정도로 추정한다.

다만 ASE/SPIL·Amkor·Intel 신규 라인의 qualification과 수율이 계획대로 올라온다는 전제가 필요하다.


15. 패키징 장비와 검사시장이 받는 순풍


CoWoS 수요가 늘어난다는 것은 단순히 패키징 wafer 투입량만 늘어난다는 의미가 아니다.

패키지가 커지고 HBM stack 수가 증가할수록 공정 단계와 검사 포인트도 함께 늘어난다.

  • 대형 interposer의 미세배선 검사
  • RDL overlay 및 defect inspection
  • hybrid bonding alignment
  • TSV·micro-bump 접합 검사
  • warpage 측정
  • known-good-die 선별
  • HBM stack 접합 후 열·전기 검사
  • 대형 package 최종 수율 분석

특히 14-reticle급 package에서는 단일 부품 불량이 전체 package 폐기로 이어질 수 있다.

GPU·ASIC, HBM, interposer를 합친 package value가 올라갈수록 고객은 전공정과 중간단계에서 더 많은 검사를 수행할 경제적 유인이 생긴다.

패키지 가치 상승
→ 불량 한 건당 손실 증가
→ 중간검사·계측 강화
→ 검사장비 및 공정제어 투자 증가

라는 구조다.

CoPoS로 넘어가면 panel warpage와 대면적 균일도 문제가 새롭게 발생한다.

패키징 생산방식이 wafer에서 panel로 바뀌더라도 검사·계측의 중요성은 오히려 더 커질 가능성이 높다.


글을 마치며


처음 CoWoS 수급을 보면 NVIDIA가 물량의 60%를 가져가고 나머지 GPU·ASIC 업체들이 남은 40%를 두고 경쟁하는 구조처럼 보인다.

하지만 실제 시장은 그렇게 단순하지 않다.

NVIDIA가 가장 큰 고객인 것은 맞지만 Anthropic·Google·OpenAI·Meta 역시 Broadcom을 통해 장기 XPU와 패키징 capacity를 선점하고 있다.

특히 Anthropic은 2026년 1GW 이상, 2027년 3.5GW, 2028년 10GW라는 구체적인 TPU 배치계획을 갖고 있다. Broadcom·Apollo·Blackstone은 이를 위한 별도의 금융구조까지 만들었다.

이를 CoWoS-equivalent로 환산하면 Anthropic은 2028년 약 38만~43만 장, 글로벌 수요의 약 **11%**를 차지할 수 있다.

2028년 최종 고객별 수요는 대략 다음과 같이 추정한다.

  • NVIDIA: 44%
  • AMD: 16%
  • Anthropic: 11%
  • Google 내부: 8%
  • OpenAI: 6%
  • AWS: 5%
  • Meta: 3%
  • Microsoft: 3%
  • 기타: 4%

칩 구현업체 기준으로 보면 Broadcom이 직접 구현하는 물량은 2027년 14~16%에서 2028년 23~25%, 2029년에는 **27~30%**까지 올라갈 가능성이 있다.

2026.09.03 Broadcom

Google TPU 내 일부 물량이 MediaTek으로 분산되더라도 Anthropic·OpenAI·Meta 증가분이 이를 훨씬 크게 상쇄한다.

결국 2026년 병목이 NVIDIA 한 고객의 물량 선점에서 비롯됐다면, 2028년 병목은 NVIDIA와 여러 frontier AI 업체가 동시에 장기 capacity를 선점하는 구조로 바뀐다.

Headline 기준으로는 2028년 공급과 수요가 거의 맞아 보이지만, 우선 배정 고객을 제외한 잔여 시장의 공급 충족률은 약 **90%**에 머문다.

게다가 CoWoS-S/L/R, EMIB-T, FOCoS, I-Cube는 서로 완전히 대체할 수 있는 capacity가 아니다. 패키지 크기, interconnect 구조, HBM 배치, 수율과 qualification이 모두 다르다.

따라서 앞으로의 첨단 패키징 병목은 단순히 월 몇 장을 생산할 수 있는가로 설명하기 어려워질 것 같다.

더 중요한 질문은 다음이다.

누가 실제로 사용할 수 있는 qualified capacity를 먼저 확보했는가.
그 capacity에서 얼마나 큰 패키지를, 얼마나 높은 수율로 생산할 수 있는가.
이미 고객별로 묶인 물량을 제외하고 시장에 남는 capacity가 얼마나 되는가.

이 기준으로 보면 첨단 패키징 시장의 공급자 우위는 2027년까지 명확하고, 2028년에도 완전히 사라지기보다 고객과 공정별로 차별화되어 이어질 가능성이 높다.

CoPoS와 EMIB-T, ASE/SPIL의 CoW 증설이 모두 계획대로 올라와야 2029년 이후에야 실질적인 수급 완화를 기대할 수 있을 듯하다.

=끝


생각정리 408 (* The Next AI Hardware, packaging)

주말에 모아둔 자료들을 처음 볼 때는 TSMC의 새로운 Package 특허와 메모리 컨트롤러의 위치 변화가 가장 눈에 들어왔다.

그런데 Micron의 10월 21일 Technology Webinar와 CoWoS·CoPoS 로드맵, 최근 검사장비 업체들의 실적발표까지 함께 놓고 보니 주제는 그보다 넓었다.

차세대 AI Hardware 경쟁의 중심이 연산칩 하나의 성능에서, 연산·메모리·저장장치·패키징을 함께 설계하는 System Architecture로 이동하고 있다.

GPU가 아무리 빨라도 필요한 데이터를 제때 공급받지 못하면 기다리는 시간이 늘어난다.

연산칩이 두뇌라면 HBM과 DRAM은 바로 옆의 작업공간이고, SSD는 필요한 자료를 보관하는 서고에 가깝다. Network는 이 공간들을 연결하고, Package는 서로 다른 부품이 하나의 시스템처럼 작동하도록 묶어준다.

두뇌만 빨라져서는 전체 업무속도가 올라가지 않는다.

따라서 앞으로 AI Hardware의 주도권을 가지려면 다음 네 가지를 함께 통제할 수 있어야 한다.

1. Compute Architecture

GPU와 ASIC의 연산구조, Software 생태계와 Scale-up Network를 설계하는 능력이다.

과거에는 GPU 한 개의 FLOPS가 중요했다. 이제는 수십·수백 개의 GPU와 Custom XPU를 하나의 연산영역으로 묶고, Workload에 따라 연산과 통신을 배분하는 능력이 더 중요해지고 있다.

2. Memory Hierarchy

HBM·DDR·LPDDR·NAND를 Workload에 맞게 배치하고 고객별로 최적화하는 능력이다.

GPU가 즉시 사용해야 하는 데이터는 HBM에 두고, CPU와 Agent가 사용하는 대규모 Context는 DDR·LPDDR에, 장기기억과 Vector DB·Checkpoint는 Enterprise SSD에 저장해야 한다.

3. Advanced Packaging

여러 개의 Logic Die와 Memory를 높은 수율로 연결하고 전력과 열을 관리하는 능력이다.

HBM 개수가 늘어나고 Chiplet과 Optical Engine까지 Package 안으로 들어오면 기존 크기의 Interposer와 Substrate로는 감당하기 어렵다.

4. Interface and System Standard

서로 다른 칩이 어떤 규격으로 통신하고, 어느 업체의 Controller·PHY·IP 생태계 안에서 동작할지를 결정하는 능력이다.

메모리 컨트롤러를 GPU에 둘 것인지, HBM Base Die에 넣을 것인지, Package 내부의 능동형 Bridge로 옮길 것인지에 따라 시스템의 설계권이 달라진다.

이 네 가지는 따로 움직이지 않는다.

Compute Architecture가 커질수록 더 복잡한 Memory Hierarchy가 필요하다. Memory의 종류와 수량이 늘어나면 Package가 대면적화되고, 서로 다른 칩을 연결하기 위해 새로운 Interface와 System Standard가 필요해진다.

이번 글에서는 이 네 가지 변화가 어떻게 하나의 방향으로 수렴하고 있는지를 정리해 보려고 한다.

그동안 여러 차례 다뤘던 Agent AI 수요와 HBM·DRAM 가격 이야기는 짧게 이전 글로 갈음한다.


이번에 새롭게 봐야 할 것은 AI Hardware System의 핵심 설계권을 누가 가져갈 것인가이다.


GPU 경쟁에서 AI System 경쟁으로


과거 AI 반도체 경쟁은 GPU 또는 ASIC의 연산성능을 중심으로 설명할 수 있었다.

누가 더 많은 Transistor를 집적하고, 더 높은 FLOPS를 구현하며, 더 좋은 Software 생태계를 구축했는지가 중요했다.

하지만 모델이 커지고 AI의 사용범위가 학습에서 추론, 다시 Agent로 확대되면서 병목이 달라졌다.

이제는 연산할 능력보다 연산칩에 데이터를 공급하는 속도가 더 중요해지고 있다.

Micron은 최근 Technology Webinar에서 AI 시스템의 Memory·Storage 계층을 다음과 같이 설명했다.

HBM
→ DDR·Low Power DRAM
→ High-performance SSD
→ High-capacity SSD

HBM은 GPU 바로 옆에서 계산에 필요한 데이터를 공급한다.

DDR과 LPDDR은 CPU와 Agent가 현재 처리하고 있는 대규모 Context를 보관한다. 고성능 SSD는 DRAM에서 밀려난 데이터를 빠르게 받아주고, 고용량 SSD는 학습 데이터와 중간 결과물, Vector DB와 Checkpoint를 저장한다.

따라서 앞으로의 AI 성능은 GPU 하나가 아니라 이들 계층 사이에서 데이터를 얼마나 빠르고 적은 전력으로 이동시키느냐에 따라 달라진다.

Micron의 표현대로라면 차세대 AI 경쟁은 Compute, Memory와 Storage가 함께 발전해야 이길 수 있는 경쟁이다.

Micron Technology and Product Webinar, 2026.10.21

Micron Technology and Product Webinar, 2026.10.21


메모리 컨트롤러가 GPU 밖으로 나오는 이유


GPU 안에는 순수한 연산회로만 들어 있는 것이 아니다.

HBM의 주소를 해석하고 읽기·쓰기 요청을 배분하는 Memory Controller와, 실제 전기신호를 주고받는 PHY도 상당한 면적과 전력을 사용한다.

HBM의 개수와 대역폭이 늘어날수록 이들 회로가 차지하는 면적도 커진다.

GPU 안에서 Controller와 PHY가 차지하는 면적을 줄일 수 있다면 그 공간을 Tensor Core, SRAM과 Network-on-Chip에 다시 사용할 수 있다.

이것이 NVIDIA가 NVHBM을 개발하는 이유다.

NVIDIA의 NVHBM은 GPU 안에 있던 메모리 컨트롤러와 Custom 기능을 HBM Base Die 쪽으로 이동시킨다.

HBM은 더 이상 정해진 규격에 맞춰 납품하는 범용부품이 아니다.

NVIDIA의 XPU와 NVLink Architecture에 맞춰 Controller·PHY와 Base Die를 공동설계하는 Custom Memory로 바뀐다.

이를 통해 NVIDIA는 GPU의 면적을 더 많은 Compute에 사용하고, 메모리 동작과 전력까지 자신의 System Architecture 안에서 최적화하려 한다.


TSMC는 컨트롤러를 Package 안으로 옮기려 한다


TSMC가 최근 공개한 것으로 알려진 미국 공개특허 US 2026/0334261은 다른 구조를 제안한다.

NVIDIA가 메모리 컨트롤러를 HBM Base Die로 옮긴다면, TSMC의 특허는 Controller와 HBM PHY를 CoWoS 내부의 능동형 Bridge Chip으로 옮긴다.

이 Bridge는 단순한 배선조각이 아니다.

Memory Controller와 PHY 같은 Logic 기능을 포함하고, 하나의 Bridge가 복수의 HBM을 담당할 수 있다.

Bridge 내부에서 신호경로를 조정하면 GPU와 가까운 HBM, 상대적으로 멀리 있는 HBM 사이의 거리 차이도 보완할 수 있다.

이렇게 되면 HBM을 GPU 바로 옆 한 줄에만 배치할 필요가 줄어든다.

GPU 양쪽에 HBM을 두 줄로 배치하면 16개, 장기적으로는 그 이상의 HBM을 연결할 수 있는 설계공간이 생긴다.

TSMC 능동형 Bridge 특허 해설

물론 특허가 곧바로 양산 로드맵이나 특정 고객의 채택을 의미하지는 않는다.

그럼에도 방향은 의미가 있다.

NVIDIA: Controller를 HBM Base Die로 이동
TSMC: Controller를 Package 내부 Bridge로 이동

서로 다른 구조처럼 보이지만 공통점이 있다.

GPU 안에 있던 메모리 제어 기능이 GPU 밖으로 이동하고 있다.

GPU, HBM과 Package 사이의 경계가 무너지고 있는 것이다.


Package가 Control을 가져오기 시작한다


TSMC 특허가 실제 제품으로 이어진다면 TSMC의 역할도 달라진다.

기존 TSMC는 고객이 설계한 GPU와 ASIC을 생산하고, CoWoS를 통해 HBM을 연결해 주는 회사였다.

그러나 Package 안에 Memory Controller와 PHY, Bridge와 향후 Optical 기능까지 들어가면 TSMC는 시스템의 데이터 이동구조를 설계하는 회사가 된다.

능동형 Bridge가 GPU와 표준 HBM 사이의 Interface를 담당한다면 메모리 업체는 상대적으로 표준화된 Core Die를 공급하고, TSMC가 Package 차원에서 기능을 결합하는 구조도 가능해진다.

반대로 NVHBM처럼 Custom Base Die의 역할이 커지면 메모리 업체의 Logic 설계와 Foundry 협업역량이 더 중요해진다.

어느 구조가 최종적으로 채택될지는 아직 알 수 없다.

다만 경쟁의 핵심은 분명하다.

누가 Memory Controller와 PHY를 소유하고, GPU와 HBM 사이의 Interface Standard를 결정하느냐의 싸움이다.

차세대 HBM 경쟁을 DRAM 적층기술만으로 설명하기 어려운 이유다.


CoWoS가 계속 커질 수만은 없다


HBM 개수를 늘리려면 Package 면적도 커져야 한다.

AI Accelerator와 Custom ASIC이 커지고 HBM 탑재량이 늘어나면서 CoWoS Interposer는 이미 단일 Reticle Size를 넘어섰다.

TSMC는 CoWoS를 여러 개의 SoC와 HBM을 하나의 시스템으로 통합하는 Platform으로 발전시키고 있다.

문제는 원형 Silicon Wafer에서 초대형 Interposer를 계속 잘라내는 방식이다.

Package가 커질수록 한 장의 Wafer에서 얻을 수 있는 Interposer 수가 줄어들고, Wafer 가장자리에서 버려지는 면적도 커진다.

대형 Silicon Interposer의 비용과 생산능력이 새로운 병목이 될 수 있다.

그래서 등장하는 것이 CoPoS, Chip-on-Panel-on-Substrate다.

원형 Wafer 대신 사각 Panel을 사용하면 대면적 Package를 더 효율적으로 배치할 수 있다.

TSMC 역시 최근 실적발표에서 현재 주력은 대형 CoWoS지만, CoPoS Pilot Line을 준비해 장기적으로 더 큰 Package와 합리적인 비용을 지원하겠다고 설명했다.

TSMC 2026년 1분기 실적발표 Transcript

CoPoS는 단순히 원형을 사각형으로 바꾸는 기술이 아니다.

Wafer에서 사용하던 미세배선과 Bonding, Molding과 검사공정을 대면적 Panel에서도 구현해야 한다.

Package 크기만 커지는 것이 아니라 제조방식 자체가 달라진다.


CoWoS-S에서 CoWoS-L, 다시 CoPoS로

CoWoS-S


배선을 매우 미세하게 만들 수 있지만 Package 면적이 커질수록 Silicon 비용과 Wafer 이용효율의 부담이 커진다.

CoWoS-S는 Package 전체에 Silicon Interposer를 사용한다.

CoWoS-L


CoWoS-L은 RDL 기반 Interposer 안에서 고밀도 연결이 필요한 부분에만 Local Silicon Interconnect를 넣는다.

비싼 Silicon을 Package 전체에 사용하는 대신 꼭 필요한 부분에만 Bridge 형태로 사용하는 것이다.


CoPoS

CoPoS는 이 방향을 Panel 규모로 확대한다.

업계가 개발 중인 RDL-first 방식에서는 임시 Glass Carrier 위에 미세 RDL을 먼저 만들고, GPU와 HBM 또는 Bridge Chip을 붙인 뒤 Molding한다.

이후 임시 Carrier를 떼어내고 Panel을 절단해 최종 Substrate에 부착한다.

이 과정에서는 기존 Package Substrate보다 훨씬 미세한 배선이 필요하다.

PID와 액상 Photoresist, 정밀 노광과 도금, 대면적 Bonder와 고정밀 절단·검사장비의 중요성이 함께 높아진다.

모든 연결에 가장 비싼 Hybrid Bonding을 사용할 필요는 없다.

극도로 미세한 부분에는 Hybrid Bonding을 적용하고, 상대적으로 Pitch가 넓은 영역에서는 처리속도와 경제성이 높은 TC Bonding을 사용하는 혼합구조가 더 현실적일 수 있다.

AI Package가 대면적화될수록 하나의 기술이 기존 공정을 모두 대체하기보다, 필요한 정밀도에 따라 여러 배선과 Bonding 기술을 조합하게 된다.

장기적으로 Package가 더 커지면 Warpage와 열팽창을 제어하기 위해 Glass Core Substrate의 필요성도 높아진다.

다만 CoPoS의 최종기판이 반드시 Glass로 확정됐다는 뜻은 아니다.

현재는 RDL Panel과 유기기판, Glass Carrier와 Glass Core를 포함한 여러 구현방식이 동시에 개발되는 단계로 보는 편이 적절하다.


Package는 작은 Mainboard가 된다


과거 Mainboard 위에 있던 기능들이 점차 Package 내부로 들어오고 있다.

GPU와 AI ASIC
HBM과 SRAM
Memory Controller와 PHY
Local Silicon Bridge
Power Delivery
Optical Engine과 CPO

이들이 하나의 Package 안에서 연결되면 Package는 더 이상 칩을 보호하는 껍데기가 아니다.

Package 자체가 고밀도 Mainboard이자 데이터 이동을 통제하는 System이 된다.

TSMC가 3DFabric을 단순한 후공정이 아니라 System Integration Platform으로 설명하는 이유도 여기에 있다.

TSMC가 판매하는 것은 점차 Wafer에서 AI System을 설계할 수 있는 Package Platform으로 확장되고 있다.

이것이 차세대 AI Hardware 헤게모니에서 TSMC의 위치가 더 중요해지는 이유다.

“AI 시대의 새로운 병목은 반도체 하드웨어 인프라다. 패키징은 단순 후공정에서 시스템 아키텍처의 일부로 이동하고 있다.”

2026.07.30 ASE Technology 



Micron 로드맵의 핵심은 더 많은 Bit가 아니라 더 가까운 Memory다


Micron의 HBM 로드맵은 다음과 같이 진행된다.

Standard HBM
→ Custom HBM
→ Vertical HBM

Standard HBM은 정해진 규격에 맞춰 여러 고객에게 공급하는 제품이다.

Custom HBM은 고객의 Logic IP와 Memory IP를 Base Die에 함께 넣는다. 고객별 GPU와 XPU Architecture에 맞춰 데이터 이동과 전력효율을 최적화한다.

그다음 단계가 Vertical HBM이다.

현재 HBM은 GPU 옆에 놓인다. Vertical HBM은 메모리를 연산칩 위에 직접 쌓아 데이터 이동거리를 더 줄이는 구조다.

메모리가 연산칩에 가까워질수록 대역폭과 전력효율은 개선된다.

대신 GPU에서 발생하는 열을 바로 위의 메모리가 견뎌야 한다. 미세한 연결부를 촘촘하게 붙이는 Hybrid Bonding과 새로운 방열구조가 필요하다.

초기 Vertical HBM은 용량보다 대역폭에 초점을 맞출 가능성이 높다.

Micron은 일반 HBM5E가 용량을 담당하고 Vertical HBM이 대역폭을 보완하는 혼합구조를 예상하고 있다.

쉽게 표현하면 HBM을 더 높게 쌓는 경쟁에서, 메모리를 연산칩에 얼마나 가깝게 가져갈 수 있느냐의 경쟁으로 이동하는 것이다.

Micron Technology and Product Webinar

Micron Technology and Product Webinar



HBM만 바뀌는 것이 아니다


Micron의 로드맵이 중요한 이유는 HBM만 다루지 않기 때문이다.

AI System의 전체 Memory Hierarchy가 함께 바뀌고 있다.

Micron은 DDR6에서 DDR5 대비 약 두 배의 대역폭을 목표로 하고 있다.

AI Server가 처리하는 모델과 Context가 커질수록 GPU 옆의 HBM뿐 아니라 CPU가 사용하는 Main Memory도 함께 빨라져야 한다.

LPDDR은 원래 Mobile 기기를 위한 저전력 Memory였지만 데이터센터로 적용범위가 넓어지고 있다.

Micron은 LPDDR6에서 LPDDR5 대비 약 35%의 전력절감과 512GB 이상의 Module 확장을 목표로 하고 있다.

Micron LPDDR6 for Data Centers

전력이 부족한 데이터센터에서는 모든 데이터를 가장 비싼 HBM에 올릴 수 없다.

자주 사용하는 데이터는 HBM에, 상대적으로 덜 급한 대규모 Context는 DDR·LPDDR에 배치해야 전체 시스템의 비용과 전력을 최적화할 수 있다.


Agentic AI는 NAND도 바꾼다


NAND와 SSD도 더 이상 단순한 저장장치로만 남지 않는다.

Micron의 G11 NAND는 400단 이상 적층, 기존 세대 대비 약 두 배의 Bit Density, 최대 1.5배의 I/O 속도와 25% 이상의 데이터 전송 에너지 절감을 목표로 한다.

Array와 Peripheral Logic을 따로 최적화한 뒤 결합하는 Wafer-on-Wafer Bonding도 도입된다.

NAND 역시 셀을 더 높게 쌓는 경쟁에서 Logic과 Storage를 분리해 설계한 뒤 다시 결합하는 방향으로 이동하고 있다.

Agentic AI가 확산되면 NAND의 역할은 다시 성능별로 나뉜다.

SLC급 NAND: Agent의 저지연·고빈도 데이터 접근
TLC: Context와 KV Cache의 확장계층, 고성능 eSSD
QLC: 학습 데이터와 Vector DB, Checkpoint를 저장하는 대용량 eSSD

AI Agent는 한 번 질문을 받고 끝나는 프로그램이 아니다.

긴 Context와 작업상태를 유지하고, 외부도구를 호출하며, 중간결과를 반복해서 저장하고 다시 불러온다.

자주 접근하는 데이터에는 고성능 SLC·TLC가 필요하고, 계속 누적되는 데이터에는 대용량 QLC eSSD가 필요하다.

고성능 NAND와 대용량 SSD가 서로 대체되는 것이 아니라 동시에 커지는 구조다.

SLC는 Cell 하나에 1Bit, TLC는 3Bit를 저장한다.

단순 계산상 전체 NAND Bit 수요의 1%p가 TLC에서 SLC급 제품으로 이동하면 동일한 Bit를 생산하기 위해 필요한 전체 Wafer Capacity는 약 2% 늘어날 수 있다.

이는 Lam Research의 시장전망이 아니라 저장 Bit 수의 차이를 이용한 민감도 계산이다.

다만 방향은 분명하다.

Agentic AI는 NAND의 Bit 수요뿐 아니라 같은 Bit를 생산하는 데 필요한 Wafer 수까지 늘릴 수 있다.

최근 Lam Research의 NAND 장비 매출이 전분기 대비 약 40% 증가하고 256단 이상 전환과 초기 384단 투자가 시작된 것도 이 변화와 연결해서 볼 필요가 있다.


2026.10.22 Lam research

Lam Research Quarterly Results


공정 미세화도 AI 제품에 맞춰 달라진다


Micron은 2027년 하반기부터 1δ DRAM 공정을 확대할 계획이다.

1δ는 이전 1γ보다 Wafer당 Bit Density를 20%대 중반 높이는 동시에 HBM5와 Vertical HBM, DDR6·LPDDR6에 맞춰 전력과 대역폭을 최적화한 공정이다.

과거에는 하나의 DRAM 공정을 개발한 뒤 여러 제품에 공통으로 적용했다.

앞으로는 같은 공정세대 안에서도 HBM용, 저전력 Memory용과 Server DDR용 설계가 더 세분화된다.

장기적으로는 평면 DRAM에서 3D DRAM으로의 전환도 준비하고 있다.

NAND가 평면구조의 한계에 도달한 뒤 Cell을 수직으로 쌓았듯, DRAM도 언젠가는 수직구조를 도입해야 한다는 판단이다.

다만 Micron은 3D DRAM의 도입시점을 확정하지 않았다.

평면공정의 경제성과 3D 전환의 비용·성능을 비교한 뒤 가장 유리한 시점을 선택하겠다는 입장이다.

중요한 것은 방향이다.

AI용 Memory는 범용 Bit를 대량으로 생산한 뒤 판매하는 제품에서, 특정 시스템에 맞춰 공정과 회로를 함께 설계하는 제품으로 바뀌고 있다.


Micron Technology and Product Webinar



ASML이 예상했던 변화가 구체화되고 있다


이러한 변화는 갑자기 나타난 것이 아니다.

ASML은 2024년 Investor Day에서 AI 시대의 성능향상을 Transistor Scaling 하나로 설명하지 않았다.

ASML이 제시한 방향은 다음과 같았다.

Logic Scaling
Memory Scaling
Heterogeneous Integration
System-level Energy Efficiency

연산칩과 메모리를 각각 더 작게 만드는 것만으로는 AI의 비용과 전력문제를 해결하기 어렵다.

서로 다른 공정에서 생산된 GPU와 HBM, Controller와 Optical Engine을 나눠 만든 뒤 Advanced Packaging으로 다시 연결해야 한다.

최근의 변화는 이 방향이 실제 제품으로 구체화되는 과정이다.

NVIDIA는 GPU 내부 기능 일부를 Custom HBM으로 이동한다.
Micron은 HBM을 Standard에서 Custom, 다시 Vertical 구조로 발전시킨다.
TSMC는 CoWoS를 대면적화하고 CoPoS와 능동형 Bridge를 준비한다.
ASML은 미세화 이후의 성능향상 축으로 Heterogeneous Integration을 제시한다.

네 회사가 같은 제품을 만드는 것은 아니다.

그러나 모두 하나의 방향을 향하고 있다.

칩 하나를 더 빠르게 만드는 경쟁에서, 여러 종류의 칩과 Memory를 하나의 System으로 묶는 경쟁으로 이동하고 있다.

2024.11.14 ASML


복잡해진 Package는 검사시장을 키운다


Package 안에 들어가는 기능이 많아지면 결함이 발생할 수 있는 지점도 늘어난다.

GPU와 HBM, 능동형 Bridge, Interposer와 Substrate, Optical Engine 가운데 하나만 불량이어도 이미 조립한 고가 Package 전체를 폐기해야 할 수 있다.

Package 면적이 커질수록 Warpage와 배선 불균일, 미세 Bump의 높이 차이, 내부 Void와 Bonding 불량의 위험도 증가한다.

Package 가격이 올라가는 속도보다 불량을 놓쳤을 때의 손실이 더 빠르게 커진다.

따라서 검사·계측과 Test는 제조비용을 늘리는 부가공정이 아니다.

좋은 설계를 실제 판매 가능한 제품으로 바꾸는 수율확보 공정이다.

KLA: Back-end is the New Front-end


2026.07.28 KLA

KLA는 전공정에서 사용하던 수준의 Process Control이 Advanced Packaging으로 내려오고 있다고 설명한다.

KLA의 2026년 Advanced Packaging Process Control 매출전망은 약 11억달러다. 2025년 약 6.35억달러에서 크게 증가한 수치다.

회사가 추정하는 Advanced Packaging 시장 성장률도 30% 중후반으로 높아졌다.

KLA Financial Results

HBM의 검사·계측 투자강도는 일부 공정에서 선단 Logic에 가까운 수준까지 올라가고 있다.

KLA가 강조하는 부분은 Lithography 미세화만이 아니다.

Chiplet, 대형 Die, HBM과 Hybrid Bonding으로 제품의 누적가치가 높아질수록 고객은 불량을 더 앞단에서 찾아내기 위해 더 많은 비용을 지불하게 된다.

공정제어 수요의 원인이 선폭 미세화에서 System Complexity와 Value at Risk의 상승으로 확대되고 있다.

Onto Innovation: 표면에서 3차원 내부로


2026.05.05 onto innovation


Onto Innovation은 HBM과 2.5D Package에 필요한 Optical Inspection과 3D Metrology에 강점이 있다.

Bump 높이가 15~25㎛에서 6㎛ 이하로 줄어들면 작은 높이 차이와 형상 불균일도 수율에 영향을 준다.

Package 내부구조가 복잡해져 평면 Image만으로 찾기 어려운 결함도 늘어난다.

Dragonfly G5는 HBM4와 2.5D AI Package의 미세 2D·3D 검사에 대응한다.

Onto는 2026년 Advanced Packaging 매출이 50% 이상 증가할 것으로 전망하고 있다.

향후 Panel-level Packaging이 확대되고 Optical과 X-ray를 결합한 Hybrid Metrology가 도입되면 검사대상은 Package 표면에서 내부의 3차원 구조까지 확장될 가능성이 높다.

Sigurd: Chip Test에서 System Test로


2026.08.24 Sigurd Microelectronics


Sigurd Microelectronics는 검사장비 업체가 아니라 Test를 수행하는 OSAT 업체다.

하지만 AI Package의 변화가 실제 양산 Test를 어떻게 바꾸는지 보여주는 사례다.

Sigurd는 AI Compute와 AI Connectivity를 두 개의 핵심 성장축으로 제시하고 있다.

AI Compute에서는 CPU와 GPU, ASIC과 AI Accelerator를 Test한다.

AI Connectivity에서는 EIC와 PIC, Optical Engine을 함께 검사하는 Silicon Photonics Test 역량을 구축하고 있다.

2026년 1~8월 AI·CPU·GPU·ASIC·Silicon Photonics 관련 매출비중은 24%까지 상승했고 관련 매출은 전년 대비 40% 이상 증가했다.

800G에서 1.6T·3.2T, 이후 CPO와 Optical I/O로 이동할수록 Test는 개별 Chip에 전류를 흘려보는 공정에서 벗어난다.

Compute, Memory와 Optical Interface가 실제 System 안에서 함께 작동하는지를 검증하는 공정으로 바뀐다.

검사대상이 Wafer에서 Package로, 다시 System으로 확대되는 것이다.


공급부족이 쉽게 끝나지 않는 이유도 로드맵 안에 있다


Micron은 앞으로 수년 동안 Memory 시장이 균형에 도달하는 시점이 보이지 않는다고 설명했다.

이 발언을 단순히 수요가 강하다는 의미로만 받아들이면 부족하다.

메모리 공장은 계속 증설되고 공정 미세화를 통해 Wafer당 Bit도 증가한다.

Micron의 1δ DRAM은 이전 세대보다 Bit Density를 20%대 중반 높일 예정이다.

하지만 제품이 Standard HBM에서 Custom HBM과 Vertical HBM으로 갈수록 더 복잡한 Base Die와 넓은 I/O, 적층과 Bonding 공정이 필요하다.

같은 용량을 생산하기 위해 소모되는 Wafer와 Package Capacity도 증가한다.

NAND에서도 SLC급 제품과 High-performance SSD의 비중이 높아지면 같은 Bit를 생산하는 데 필요한 Wafer가 늘어날 수 있다.

미세화 → Wafer당 Bit 증가
고대역폭화·Customizing·저지연화 → 제품당 Wafer와 공정 투입 증가

두 힘이 동시에 작동한다.

그래서 CapEx가 늘어나더라도 실제 판매 가능한 Bit 공급은 투자금액만큼 빠르게 증가하지 않을 수 있다.

이번 Memory Cycle을 과거의 단순한 증설과 공급과잉 공식으로만 보기 어려운 이유다.


누가 차세대 AI Hardware의 헤게모니를 가져가는가


앞으로의 승자는 가장 빠른 GPU 하나를 만든 회사로만 결정되지 않을 가능성이 높다.

다시 처음의 네 가지 변화축으로 돌아가 보면 방향이 조금 더 명확해진다.

1. Compute Architecture

NVIDIA는 GPU와 CUDA에서 출발해 NVLink, NVSwitch와 NVLink Fusion으로 System의 연산·통신영역을 넓히고 있다.

2. Memory Hierarchy

Micron을 비롯한 Memory 업체들은 범용 Bit 공급자에서 Custom HBM과 DDR·LPDDR, AI-class NAND를 함께 설계하는 Memory System 업체로 이동하고 있다.

3. Advanced Packaging

TSMC는 Foundry에서 CoWoS·SoIC·CoPoS를 연결하는 System Integration Platform으로 올라가고 있다.

4. Interface and System Standard

Memory Controller와 PHY, Chip-to-Chip Interface와 Network Standard를 지배하는 업체가 서로 다른 부품을 자신의 생태계 안으로 묶을 수 있다.

이들 사이의 관계는 단순한 공급자와 고객이 아니다.

서로 협력하면서도 AI System의 핵심 설계권과 부가가치를 두고 경쟁하는 구조다.

NVIDIA는 Compute와 Network에서 출발해 Memory Interface와 System Architecture로 영역을 넓히고 있다.

TSMC는 Wafer 제조에서 Package와 System Integration으로 올라가고 있다.

Memory 업체들은 범용제품을 생산하는 회사에서 고객과 Architecture를 공동 설계하는 회사로 이동하고 있다.

검사·계측과 Test 업체는 이렇게 복잡해진 설계를 실제 양산 가능한 제품으로 바꾸는 역할을 맡는다.


정리하며


이번 자료들을 함께 놓고 보니 차세대 AI Hardware의 발전방향이 조금 더 선명해진다.

핵심은 Memory Controller 하나의 위치가 아니다.

AI System을 구성하는 모든 부품의 위치와 역할이 다시 설계되고 있다.

GPU는 더 많은 면적을 순수한 Compute에 사용한다.

HBM은 표준제품에서 Custom 제품으로 이동하고, 장기적으로는 연산칩 위에 직접 올라갈 수 있다.

DDR과 LPDDR은 더 큰 Context를 낮은 전력으로 보관한다.

NAND는 단순 저장장치에서 벗어나 Agent가 사용하는 저지연 Memory와 대용량 Storage 계층으로 분화한다.

TSMC는 이들 Chip을 연결하는 Package Platform을 제공하고, Package 안으로 Controller와 PHY 같은 기능까지 끌어들이려 한다.

ASML은 Transistor 미세화뿐 아니라 Memory Scaling과 Heterogeneous Integration을 다음 성능향상 축으로 제시한다.

KLA와 Onto는 복잡해진 Package를 높은 수율로 생산하기 위한 검사·계측을 제공하고, Sigurd는 완성된 AI Chip과 Optical Interface가 실제 System 조건에서 작동하는지를 검증한다.

따라서 차세대 AI Hardware의 경쟁단위는 더 이상 개별 GPU가 아니다.

Compute
Memory
Storage
Network
Packaging
Cooling
Inspection and Test

이 전체를 하나의 System으로 최적화하는 능력이 경쟁력이다.

Moore’s Law가 사라지는 것은 아니다.

성능향상의 단위가 Transistor에서 Chip으로, 다시 Package와 Rack 전체로 넓어지고 있다.

앞으로 부족해지는 것도 단순한 GPU 수량이나 Wafer 생산능력만은 아닐 수 있다.

여러 개의 고가 Chip을 하나의 System으로 조립하고,
정상적으로 작동하는 완제품을 높은 수율로 생산하는 능력 자체가 병목이 될 가능성이 높다.

결국 차세대 AI Hardware의 헤게모니는 가장 좋은 부품 하나를 가진 회사보다, 서로 다른 부품의 위치와 역할을 결정하고 전체 System의 설계규칙을 지배하는 회사가 가져갈 가능성이 높다.

후공정 패키징 설계 자체가 System의 데이터 이동과 Interface를 통제하는 능동적인 설계영역으로 바뀌고 있다.


=끝

2026년 10월 22일 목요일

생각정리 407 (* OpenRouter, Token Spending, AI Bubble)

AI Hardware 기업들이 현장에서 바라보는 수요와 시장 참여자들이 우려 섞인 시선으로 해석하는 AI 수요 사이의 간극이 점점 커지고 있다.

시장은 Token Spending 증가율 둔화와 Frontier LLM 업체들의 ARR 성장률, 자본조달 부담을 보며 AI 수요가 정점을 지나고 있는 것은 아닌지 의심한다. 반면 NVIDIA·TSMC·Dell·IBM 등 실제 공급망에 가까운 기업들은 여전히 강한 주문과 공급 부족, 고객 기반의 확산을 이야기하고 있다.

이처럼 서로 다른 전망이 나오는 이유는 어디에 있을까.

최근 Agent 기능의 확산과 함께 빠르게 성장하는 Open-weight LLM에서 그 실마리를 찾을 수 있다고 생각한다.

Open-weight Model의 성능과 비용 효율이 개선되면서 AI 수요는 소수 Frontier Lab과 Hyperscaler 중심에서 Enterprise, Sovereign AI, Private Cloud와 기업 내부 Server Rack으로 넓어지고 있다. 이 과정에서 발생하는 Token은 OpenRouter 같은 외부 API 통계나 Frontier LLM 업체의 매출에 충분히 잡히지 않는다.

시장이 관찰하는 지표에서는 AI Spending이 둔화하는 것처럼 보이지만, Hardware 공급자가 마주하는 현장에서는 더 많은 기업이 자체 Compute와 Memory를 확보하기 시작한 것이다.

결국 양측의 전망 차이는 누가 맞고 틀렸는가의 문제라기보다, AI 수요의 서로 다른 부분을 보고 있기 때문에 발생하는 간극일 수 있다.

이번 글에서는 Token 가격과 사용량을 구분해보고, Open-weight LLM의 확산이 왜 AI Hardware 수요 감소가 아닌 수요 기반의 다변화로 이어질 수 있는지 정리해보려고 한다.


OpenRouter 밖에서 커지는 AI 수요


최근 AI 산업을 둘러싼 우려가 빠르게 늘고 있다.

Token 사용량은 계속 증가하는데 Token 가격이 더 빠르게 떨어지면서 기업의 Token Spending 증가율은 둔화하고 있다. Frontier LLM 업체들의 월별 ARR 성장률과 자본조달 능력에 대한 의문도 커졌다.

여기에 미국과 유럽의 장기금리 상승, 유가와 Diesel 가격 급등까지 겹쳤다. 자본비용이 높아지면 대규모 AI Data Center 투자가 가장 먼저 흔들릴 수 있다는 우려가 나오는 것도 이해할 수 있다.

다만 여기서 한 가지는 구분해서 봐야 한다.

OpenRouter에 잡히는 Token Spending이나 Frontier LLM 업체의 매출 증가율이 둔화한다고 해서, AI Compute와 Memory 수요까지 같은 속도로 둔화하는 것은 아니다.

오히려 최근의 변화는 AI 수요가 사라지는 과정이라기보다, 수요가 측정되는 위치와 부가가치가 귀속되는 사업자가 바뀌는 과정에 가깝다고 생각한다.

1. Token Spending은 수요량만으로 결정되지 않는다


Token Spending은 간단하게 다음과 같이 나눌 수 있다.

Token Spending = Token Volume × Token Price


Ramp의 2026년 10월 AI Index에 따르면 기업들의 Token Spending은 8월과 9월 두 달 동안 사실상 정체됐다. 다만 10월 초에는 다시 상승하며 8월 전고점을 1.5% 넘어섰고, 10월 11일 기준 주간 Spending은 전월 같은 주보다 23% 증가했다. ramp.com

    
https://ramp.com/data/ai-index-oct-2026?utm_source=chatgpt.com

https://ramp.com/data/ai-index-oct-2026?utm_source=chatgpt.com

Spending의 성장률이 둔화했다는 사실 자체는 분명하다. 하지만 이를 곧바로 AI 사용량 감소로 읽기는 어렵다.

Model 경쟁과 추론 최적화, 더 저렴한 Open-weight Model로의 Routing이 동시에 진행되면서 Token 가격이 빠르게 내려가고 있기 때문이다.

https://x.com/JulietteJDI/status/2112855136687083785


Token 사용량이 두 배로 증가하더라도 평균가격이 절반 가까이 하락하면 Spending은 거의 늘어나지 않는다. 이 경우 매출 증가율은 둔화하지만 실제 처리해야 하는 Compute Workload는 크게 늘어날 수 있다.

따라서 지금 가장 먼저 확인해야 할 것은 Spending의 증감보다 가격과 물량 중 어느 변수가 변하고 있는가이다.

2. OpenRouter는 AI 수요 전체를 측정하지 않는다


OpenRouter 데이터에서 Open-weight Model의 Token 점유율은 최근 73% 수준까지 상승했다. 2026년 10월 21일 기준 Open-weight 비중은 73.2%, Proprietary Model은 26.8%로 집계됐다. Dirac

공개 데이터를 동일한 기간으로 다시 계산하면 Open-weight Token은 훨씬 빠르게 증가했지만, Proprietary Model의 절대 Token 사용량도 감소하지 않았다. 점유율이 이동했을 뿐 전체 시장이 단순히 대체된 것은 아니다.

https://dirac.run/labs-market-share?utm_source=chatgpt.com

다만 OpenRouter가 보여주는 것은 외부 API와 Routing Platform을 통과한 수요다.

기업이 자체 Server Rack을 구축하고 내부망에서 Open-weight Model을 구동하면 해당 Token은 OpenRouter에 잡히지 않는다. Hyperscaler와 직접 계약하거나 Private Cloud, Sovereign AI 환경에서 처리되는 물량도 마찬가지다.

(*Frontier Labs의 자체 Trainning을 위한 RSI 컴퓨팅 사용량도 마찬가지)

보안과 데이터 주권이 중요한 금융·제조·정부기관일수록 이러한 방식의 배포를 선호할 가능성이 높다.

따라서 OpenRouter는 Model 간 점유율과 개발자 사용 추세를 관찰하는 데는 유용하지만, 전체 AI Compute 수요를 측정하는 총계로 사용하기에는 명확한 한계가 있다. 

3. IBM이 말한 Open-weight 확산의 본질


최근 IBM 실적발표에서 Arvind Krishna CEO가 설명한 내용이 중요하게 느껴진다.

그에 따르면 2024년 Broad Benchmark에서 Frontier Model의 성능을 70으로 놓았을 때 대안 Model은 20~30 수준이었다. 2025년 말에는 이 차이가 대략 70 대 50으로 줄어들었다.

IBM은 향후 Frontier Model이 100에 도달할 때 대안 Model도 90 정도까지 따라갈 수 있다고 전망한다. 이는 현재 측정값이 아니라 성능 개선 추세에 대한 IBM의 전망이다.

https://www.youtube.com/watch?v=9iFsbTYe_wI&t=2s

성능차이는 미비해지는 반면, 비용 차이는 이미 상당하다.

https://www.youtube.com/watch?v=9iFsbTYe_wI&t=2s

Krishna는 Open-weight Model의 Token 비용이 Frontier Model의 10~25% 수준이며, 평균적인 대기업은 2~3개 Rack 정도로 자체 배포를 시작할 수 있다고 설명했다.

https://www.youtube.com/watch?v=9iFsbTYe_wI&t=2s

이메일 요약, 계약서 검토, 고객 응대, 문서 작성 같은 대부분의 기업 업무는 반드시 가장 비싼 Frontier Model을 사용할 필요가 없다는 것이다. finance.yahoo.com

https://www.youtube.com/watch?v=9iFsbTYe_wI&t=2s

이 지점에서 AI 수요의 성격이 바뀐다.

과거에는 소수 Frontier Lab과 Hyperscaler가 대규모 Model을 학습하고 API로 제공하는 구조가 중심이었다. 앞으로는 Enterprise가 Open-weight Model을 가져와 자사 데이터에 맞게 조정하고, 내부 Server와 Private Cloud에서 직접 구동하는 수요가 함께 커질 수 있다.

https://www.youtube.com/watch?v=9iFsbTYe_wI&t=2s

API 매출로 집계되던 수요 일부가 기업의 Server·GPU·Memory·Storage 투자로 이동하는 셈이다.

Open-weight의 확산은 Compute 수요가 사라지는 과정이 아니라, Compute를 구매하는 고객층이 넓어지는 과정일 수 있다.

4. Token 가격과 Hardware 요구량은 다른 변수다


Open-weight Model은 무료로 내려받을 수 있어도 무료로 구동되지는 않는다.

Model을 실제 서비스하려면 가중치를 저장할 Memory, Token을 계산할 Accelerator, 긴 Context를 유지할 KV Cache, 그리고 여러 사용자의 요청을 동시에 처리할 Networking과 Storage가 필요하다.

Hardware 요구량을 결정하는 요소는 API 가격보다 다음 변수에 더 가깝다.

  • 전체 Parameter 수와 Weight Precision
  • Token당 활성화되는 Parameter
  • Context Length
  • 동시 사용자 수
  • Agent가 반복하는 호출 횟수
  • 응답속도와 가동률 목표

특히 Agent는 한 번 질문하고 답을 받는 데서 끝나지 않는다.

업무를 계획하고, 자료를 검색하고, Tool을 호출하고, 결과를 검토한 뒤 실패하면 다시 실행한다. 하나의 최종 결과를 만들기 위해 여러 번의 Inference와 긴 Context 유지가 필요하다.

Model 가격이 낮아지면 기업은 이전보다 더 많은 업무에 AI를 적용할 수 있다. 작은 Model 여러 개를 업무별로 배치하거나, 저렴한 Model이 대부분의 요청을 처리하고 어려운 문제만 Frontier Model로 보내는 Routing 구조도 확산할 수 있다.

결국 Model당 가격이 내려가는 동시에 Model의 수, 호출 횟수, Context, 동시성이 함께 증가한다.

Token당 가격 하락과 전체 Silicon 수요 증가는 충분히 동시에 일어날 수 있다는 것이다.


https://dirac.run/labs-market-share?utm_source=chatgpt.com

https://semianalysis.com/gpu-pricing-index/

5. Open-weight는 Frontier Model을 완전히 대체하지 않는다


Open-weight Model의 성능이 올라가면 Frontier Lab의 경제성이 압박받을 수 있다.


https://x.com/GlobalMktObserv/status/2112862012740968952

Anthropic Q4 ARR Bridge

성능 격차가 빠르게 좁혀질수록 Frontier Lab은 더 큰 학습 Cluster, Reinforcement Learning, Synthetic Data, Test-time Compute에 투자해야 한다. 선두 성능을 유지하기 위한 비용은 오히려 증가할 수 있다.

반대로 Enterprise는 가격과 보안, 데이터 통제권이 중요한 업무에 Open-weight Model을 적용한다.

이 과정에서 시장은 두 방향으로 나뉠 가능성이 높다.

Frontier Model은 복잡한 추론과 높은 정확도가 필요한 고부가가치 업무를 담당하고, Open-weight Model은 반복적이고 대량으로 발생하는 기업 업무를 맡는다.

한쪽의 성장이 반드시 다른 쪽의 절대 사용량 감소를 의미하지 않는다.
전체 AI 적용 범위가 커지는 동안 Model 간 역할이 나뉘고 있는 것이다.

따라서 가장 직접적인 위험은 Silicon 수요보다 Model과 API 사업자의 마진에 먼저 나타날 가능성이 높다.

가격 경쟁이 심화하면 Model 사업자의 매출과 수익성은 압박받을 수 있다. 하지만 더 저렴해진 AI가 더 많은 업무에 적용된다면 Compute·Memory·Networking 수요는 계속 증가할 수 있다.

6. CAPEX 전망보다 실제 주문을 봐야 한다


BofA는 주요 Cloud 사업자의 CAPEX가 2025년 약 5,100억달러에서 2026년 약 1조달러로 증가하고, 2027년에도 약 37% 늘어날 수 있다고 전망한다.

BofA의 Vivek Arya는 Open-weight Model이 기존 Token을 단순히 대체하기보다 전체 AI 사용량을 늘릴 가능성이 높으며, 위험은 Silicon보다 Model과 API 사업의 경제성에 있다고 설명했다. finance.yahoo.com

Goldman Sachs 역시 2026년 세계 AI 관련 투자가 1조달러를 넘어설 것으로 추정한다. 이 가운데 미국 투자는 약 5,810억달러이며, 일반적으로 인용되는 Hyperscaler CAPEX만으로는 전체 AI 투자를 충분히 설명하기 어렵다고 본다. goldmansachs.com

다만 증권사의 장기 전망은 결국 가정이다.

더 중요한 것은 실제 주문과 공급망 매출에서 수요가 확인되고 있는지다.

7. NVIDIA, Dell 주문은 수요 기반이 넓어지고 있음을 보여준다


Dell의 FY2027 2분기 AI Server 주문은 609억달러, AI Server 매출은 164억달러, 분기 말 AI Backlog는 950억달러를 기록했다.

지난 12개월 동안 주문으로 전환된 금액은 1,317억달러였고, Dell의 AI 고객 수는 6,500곳 이상으로 늘어났다. 회사는 수요가 Neocloud뿐 아니라 Sovereign과 Enterprise 고객으로 확대되고 있다고 설명했다. investors.delltechnologies.com

2026.09.09 Dell Technology

특히 Dell은 On-prem과 Edge Infrastructure가 적절한 Workload에서 매력적인 Token Economics를 제공하며, 고객이 데이터와 지식재산을 더 직접적으로 통제할 수 있다고 언급했다.

Michael Dell의 표현은 더 직접적이었다.

“This is a four-year problem.”

Dell은 Memory를 포함한 반도체 부족이 2027년에 2026년보다 오히려 더 심해질 수 있다고 봤다.

고객들은 가격 인상에 대해 “5단계의 슬픔”을 겪지만, 결국 물건이 없으면 사업을 할 수 없다는 단계에 도달한다. 이후에는 높아진 가격을 받아들이고 비용을 고객에게 전가하게 된다는 설명이다. www.semiboard.com

Memory를 판매하는 공급자가 아니라 세계 최대 Server·PC 구매자 중 한 곳의 CEO가 4년을 이야기한다는 점이 중요하다.

단순한 공급자의 낙관론보다 구매자의 조달 현실에 가깝기 때문이다.

최근 Jensen Huang은 2029년에 Memory 공급과잉이 발생할 가능성을 묻는 질문에 부정적으로 답했다.

Nvidia’s Jensen Huang says he sees no sign of a 2029 memory glut: ‘You can always use more’

HBM뿐 아니라 Data Center에 LPDDR까지 사용되는 구조를 언급하면서 Memory는 더 많을수록 더 사용할 수 있다고 설명했다. 관련 인터뷰 정리 www.barrons.com

Jensen은 앞서 Memory 부족이 향후 수년간 지속될 수 있다고도 언급했다.

좀 더 정확한 표현은 향후 수년간 병목이 이어지고, 2029년에도 공급과잉 가능성은 낮다라고 언급했다. finance.yahoo.com

이는 IBM의 설명과 같은 방향을 가리킨다.

Open-weight Model의 성능이 충분히 높아지고 자체 운영의 경제성이 개선되면, 대기업은 외부 API만 사용하는 대신 내부 Infrastructure를 함께 구축할 수 있다.

OpenRouter에 나타나지 않는 수요가 Soverign, Enterprise Server와 같은 On-Prem 주문으로 나타나는 것이다.

8. 반도체 공급망에서도 수요 둔화는 아직 확인되지 않는다


NVIDIA의 FY2027 2분기 매출은 962억달러, Data Center 매출은 890억달러로 전년 대비 117% 증가했다. Rubin Platform도 주요 Cloud와 Neocloud 사업자를 중심으로 생산 확대 단계에 들어갔다. investor.nvidia.com

2026.08.28 NVIDIA

이미 NVIDIA도 지난 8월 콜에서 Hyperscaler와 ACIE 비중이 2027년말부터 5:5로 동등해진다고 가정했으며,

이는 막연한 추정이 아니라 이미 받아놓은 구체적인 수주물량을 기반으로 준 가이던스이며, 이 조차도 공급제약으로 모든 수주를 다 받지못한 수치라고 했다. 

이 숫자들은 공급업체의 실적이라는 한계가 있다. 그렇더라도 Server 주문, Accelerator 매출, Foundry 매출이 동시에 증가하고 있다는 점은 현재까지 AI Hardware 수요가 급격히 꺾였다는 주장과 맞지 않는다.

수요의 주체도 소수 Frontier Lab에만 머물지 않는다.

Hyperscaler와 Neocloud, Sovereign AI, Enterprise On-prem이 동시에 Infrastructure를 확보하려 하면서 고객 기반이 넓어지고 있다.

위와 같은 자료 근거들이 충분함에도 불구하고 우리(*시장이)가 여전히 AI 수요를 제대로  인지하지 못하는 이유는 체감하는 AI는 10%, 보이지 않는 AI가 90%이기 때문이라고 한다. 

사람들이 “AI 열풍”이라고 느끼는 챗봇·업무도구·개인 영상을 다 합쳐도 컴퓨팅의 10%이며, 나머지 90%는 일반인이 직접 보지 못하는 곳에서 돌아가고 있다고 한다.


Nomura

추가로 우리(*시장이)가 여전히 AI 수요를 제대로 인지하지 못하는 또 다른 이유로는 최근 급부상한 RSI 영향이 있지 않나 싶다.

생각정리 397(* The RSI Memory Stack, Context SSD)

Sundar Pichai는 단기적인 외부 Cloud 매출과 이익 기회를 일부 포기하더라도, RSI 도입 이후 차세대 LLM 개발에 Computing 자원을 우선 투입하고 있다고 설명했다.

이러한 움직임은 다른 Frontier LLM 업체에서도 비슷하게 나타날 가능성이 높다. 차세대 모델 경쟁이 치열해질수록 Training과 Reinforcement Learning에 투입되는 Compute는 더 빠르게 증가하지만, 내부 개발에 사용된 연산량은 외부 API 매출이나 Token Spending 통계에 잡히지 않는다.

따라서 최근 Token Spending 둔화에는 최종수요 약화뿐 아니라, 제한된 Computing 자원이 외부 유료 Inference에서 내부 Training으로 재배분된 영향도 일부 반영됐을 수 있다.

https://www.youtube.com/watch?v=jWso2Vgia4I&t=2s


9. Frontier Lab의 자본조달 위험은 별도로 봐야 한다


AI Infrastructure 수요가 강하다는 사실이 모든 Frontier Lab의 재무구조가 안전하다는 의미는 아니다.

Anthropic 관련 비공개 IPO 자료 보도에서 가장 중요한 숫자는 장부상 평가손실보다 향후 Compute와 Infrastructure에 지급해야 할 최소 약정이다.

보도된 약정 규모는 최소 5,180억달러이며, 상당 부분은 7~10년에 걸친 장기계약이다. 약 **80%**는 실제 사용량과 무관하게 지급의무가 발생하는 비해지성 약정으로 알려졌다. techweez.com

2026.10.21 Anthropic

2026.10.21 Anthropic


https://x.com/antonioalstep/status/2112939089473532118


이는 AI Compute 수요가 약하다는 증거라기보다 Frontier Lab이 필요한 Compute를 확보하기 위해 미래 현금흐름보다 빠르게 장기계약을 체결하고 있다는 의미에 가깝다.

하지만 약정이 아무리 강해도 계약 주체의 자금조달이 막히면 이행 위험은 커진다. 금리가 상승하고 ARR 증가율이 둔화하면 Frontier Lab의 지분조달과 차입비용 모두 불리해질 수 있다.

따라서 향후 AI 산업의 위험은 두 층으로 나눠서 봐야 한다.

첫 번째는 AI 사용량과 Compute 수요 자체가 줄어드는 위험이다.

두 번째는 수요는 강하지만 자본력이 약한 사업자가 필요한 Infrastructure를 조달하지 못하는 위험이다.

현재 확인되는 신호는 두 번째에 더 가깝다.

이 경우 AI Infrastructure 투자가 모두 사라지기보다는 자본력이 충분한 Hyperscaler와 대형 Cloud 사업자, 수익성이 검증된 Infrastructure 공급자로 수요와 이익이 집중될 가능성이 높다.

(*사실 Frontier LLM 2 곳이 무너지게 미국정부는 손놓고 방관할 수 있는 입장도 아니다.)

Too Big to Fail

10. 무엇이 이 논리를 훼손할까


지금의 테제가 계속 유효하려면 가격 하락보다 사용량과 Hardware 도입이 더 빠르게 증가해야 한다.

다음 신호가 동시에 나타난다면 판단을 바꿔야 한다.

  • Open-weight와 Proprietary Model을 합친 전체 Token 사용량 감소
  • Enterprise AI Server 주문과 Pipeline의 연속적인 감소
  • GPU 임대가격과 실제 가동률의 동반 하락
  • Hyperscaler의 CAPEX와 선단공정 주문 취소
  • Memory Lead Time 단축과 장기계약 재협상
  • Enterprise On-prem 도입이 실제 Server 구매로 이어지지 않는 현상
  • Frontier Lab의 자금조달 실패가 Compute 계약 취소로 전이되는 상황

현재로서는 일부 Model 사업자의 매출 증가율 둔화와 Financing Risk는 확인되고 있다. 반면 Server 주문, Accelerator 매출, Foundry HPC 매출과 Memory 부족은 여전히 반대 방향을 가리킨다.

https://www.youtube.com/watch?v=zXG7EusdCrA&t=6s

글을 마치며


Token 가격 하락을 AI 수요 둔화로 바로 연결하면 중요한 변화를 놓칠 수 있다.

가격이 낮아질수록 기업은 더 많은 업무에 AI를 적용할 수 있고, Open-weight Model은 외부 API에 머물던 AI를 기업 내부 Server와 Private Cloud로 확산시킨다.

이 과정에서 OpenRouter가 포착하는 Token Spending의 증가율은 둔화할 수 있다. 하지만 OpenRouter 밖에서는 새로운 Server Rack과 GPU, Memory, Storage, Networking 수요가 발생한다.

Frontier LLM 업체의 ARR와 수익성만으로 AI 산업 전체의 최종수요를 판단하던 시기는 점차 지나가고 있다고 생각한다.

앞으로 더 중요하게 봐야 할 것은 누가 가장 많은 Token을 판매하는가보다, 늘어나는 AI 업무를 처리할 Compute와 Memory를 누가 먼저, 얼마나 안정적으로 확보하고 있는가다.

지금 필요한 물량을 LTA로 선점하지 못하면 향후 수요가 발생해도 서비스를 확장할 수 없다. 반대로 이미 확보한 물량을 포기하면 경쟁사가 그 Capacity를 가져가면서 되돌리기 어려운 시장점유율 손실로 이어질 수 있다.

수요자들이 높은 가격에도 Compute와 Memory 확보에 필사적인 이유가 여기에 있다. 그리고 이 경쟁이 계속되는 동안 IDM 실리콘 공급업체들은 밀려드는 수요와 제한된 생산능력을 더 높은 가격과 마진으로 전환하고 있다.

Open-weight의 확산은 AI Infrastructure 투자를 끝내는 변수가 아니다.

AI 수요의 구매자를 소수 Frontier Lab(* Hyperscaler)에서, Sovereign, Enterprise, Industrial etc까지 넓히는 변수에 가깝다.

결국 Token은 싸지고 Model은 확산되며, 더 많은 업무가 AI로 이동할수록 IDM 실리콘 공급사들의 가격결정력은 계속 높아질 수 밖에없는 구조이다. 


https://www.youtube.com/watch?v=QWzQo74cA7U
반박시 샌님 말이 무조건 맞음. 


=끝