레버리지 투자자들의 강제 청산인지, 이란의 호르무즈해협 리스크 장기화에 대한 헤지인지, 혹은 고밸류 구간에서의 기간 조정인지. 이번 패닉셀의 정체를 단정하기는 어렵다. 그래서 여기에 억지로 의미를 덧씌우거나, 감정에 휩쓸려 패닉셀에 동참하기보다는 공부에 집중하기로 했다.

이에 이전 NAND 글에 이어, 광학 인터커넥터 밸류체인을 정리한 내용을 기록으로 남긴다.

이전 글에서 계속 언급했듯,

NVIDIA의 차세대 Rubin 시리즈에서 나타날 구조적 변화는 기존과 다른 역할 분담을 만들 가능성이 크다고 본다.

그 결과, 이전과 다른 새로운 수요가 열릴 제품은 eSSD와 광학 인터커넥터가 될 수 있다고 개인적으로 추정해 집중투자를 이어나가고 있다.

엔비디아가 포토닉스(광자학) 기술을 개발하는 두 기업에 총 40억 달러를 투자한다고 발표.
엔비디아는 루멘텀(Lumentum)과 코히런트(Coherent)에 각각 20억 달러씩 투자하기로 결정

광학인터커넥터 밸류체인 이해: InP 웨이퍼에서 CPO까지, 그리고 Rubin이 만드는 병목의 이동

0. 한 줄 요약: 왜 지금 광학인터커넥터인가

AI 데이터센터에서 성능을 결정하는 병목은 점점 연산(GPU) 자체보다 **데이터 이동(Interconnect)**으로 이동하고 있다.

모델이 커질수록 GPU 간 동서 트래픽이 커지고, 여기에 컨텍스트 메모리가 커질수록 외부 메모리 계층(SSD 등) 의존이 늘어나면서 네트워크가 더 많이, 더 자주, 더 멀리 데이터를 옮겨야 한다. 그 결과 전기 배선만으로는 전력·거리·신호무결성 한계가 빠르게 드러나며, 광 링크 비중 증가와 더 나아가 CPO(Co-Packaged Optics) 도입이 가속되는 흐름이다.

NVIDIA는 **Spectrum-X Photonics(CPO 스위치)**를 발표하며 2026년 출시 계획을 명시하였다. (NVIDIA Newsroom)
Broadcom도 CPO 스위치 제품화 흐름을 공식 메시지로 제시하고 있다. (Broadcom Press Release)

1. InP 웨이퍼란 무엇인가

InP(Indium Phosphide) 웨이퍼는 데이터센터 광통신에서 핵심인 레이저(DFB, EML), 수신기(PD) 같은 광소자 제작에 널리 쓰이는 III-V 화합물 반도체 기판이다.

광학인터커넥터를 아주 단순화하면 다음 3요소로 구성된다.

빛을 만든다(광원: 레이저)
빛에 데이터를 싣는다(변조)
빛을 멀리 보낸다(파이버/커넥터/스위칭)

이 중 “빛을 만든다”의 출발점이 되는 재료 플랫폼이 InP 웨이퍼이다.

2. InP 웨이퍼와 실리콘 웨이퍼는 무엇이 다른가

이 파트는 ‘왜 InP 공급망이 자주 병목이 되는지’를 이해하기 위한 핵심이다. 결론부터 말하면, 실리콘은 만들기 쉬운 방향으로 산업이 표준화되어 있고, InP는 물리·화학적으로 조성이 흔들리기 쉬워 공정 윈도우가 좁다는 차이가 있다.

InP웨이퍼
골드만삭스

2.1 원소 vs 화합물: 조성 유지가 난이도의 뿌리이다

실리콘 웨이퍼는 “원소”라서, 고순도 실리콘을 녹였다가 단결정으로 뽑는 과정에서 조성 이슈가 비교적 단순하다.
InP 웨이퍼는 “화합물(In + P)”이다. 고온에서 **P(인)**이 날아가 조성이 흔들리기 쉬워, 단결정 성장 단계에서 화학량론(조성) 유지가 구조적으로 어렵다. 이 특성이 난이도와 비용의 근본 원인이다. (Springer)

2.2 성장 방식: 실리콘은 CZ가 표준, InP는 공정 제약이 강하다

실리콘은 CZ 성장 기반으로 대구경(300mm) 대량생산 체계가 확립되어 있다.
InP는 조성/결함 제어를 위해 VGF(Vertical Gradient Freeze) 같은 방식이 중요하게 쓰인다. VGF는 온도 구배를 정밀 제어해 결정화를 유도하는 방식으로 소개된다. (PVA TePla CGS)

2.3 대구경화: 코스트는 내려도 병목은 ‘위로’ 이동하는 경향이다

InP는 6인치(150mm) 등 대구경화가 중요한 이슈이며, Coherent는 InP 웨이퍼 팹 역량을 전략적으로 강조한다. (Coherent Blog)

다만 “웨이퍼가 싸지고 많이 나온다”가 곧바로 공급망이 풀린다는 뜻은 아니다. 광소자는 웨이퍼 다음 단계에서 더 자주 병목이 터지며, 대구경화로 수요가 더 빨리 커지면 병목이 에피·패키징·테스트로 이동하는 경향이 강하다.

2.4 InP 웨이퍼(기판) 핵심 플레이어(예시)

Sumitomo Electric(5802.T): InP substrates 제품 제공. (Sumitomo Electric)
AXT(AXTI): 화합물 기판 사업 명시. (AXT IR)
Coherent(COHR): InP 웨이퍼 생산역량 강조. (Coherent Blog)

3. 왜 InP 에피·가공·패키징·테스트에서 병목이 생기는가

InP 공급망 병목을 ‘진짜로’ 이해하려면, 웨이퍼 다음 단계가 더 중요하다. 공장 관점으로 보면, 웨이퍼는 “바닥재”에 가깝고, 성능·수율·출하량을 좌우하는 과정은 에피(Epi) → 디바이스 가공 → 패키징 → 테스트에 몰려 있다.

3.1 빵-크림 케이크 비유로 이해하는 병목의 본질

InP 레이저 밸류체인을 케이크로 비유하면 다음과 같다.

**InP 웨이퍼(기판)**는 “빵의 바닥(빵판)”이다. 빵판이 없으면 케이크를 만들 수 없다.
**에피(Epi)**는 “크림”이다. 케이크의 맛(성능)을 결정하는 핵심이 크림의 질과 균일도이다.
디바이스 가공은 “크림 위에 모양을 내고, 층을 정리하고, 케이크를 제품 형태로 컷팅하는 과정”이다.
패키징은 “조각 케이크를 상자에 담고 흔들리지 않게 고정하고(정렬), 운송 중에도 무너지지 않게 만드는 작업”이다.
테스트/번인은 “맛이 변하지 않는지(수명/신뢰성) 확인하려고 일정 시간 냉장·숙성·검수하는 과정”이다.

이 비유가 주는 핵심 메시지는 한 가지이다.

빵판(InP 웨이퍼)을 충분히 찍어내도, 크림(에피)이 균일하지 않으면 케이크는 대량 출하가 불가능하다는 점이다. 그리고 EML처럼 “크림을 두 종류로 동시에 완벽히” 발라야 하는 제품은 더 쉽게 병목이 생긴다.

3.2 에피(Epi): 성능과 수율을 사실상 결정하는 단계이다

레이저/EML은 기판 위에 **활성층(MQW 등)**을 정밀 적층해 빛의 특성을 만든다. 에피 두께·조성·도핑이 조금만 흔들려도 파장/출력/노이즈/수명 스펙이 깨진다.

즉 웨이퍼가 있어도 에피 레시피가 흔들리면 양품 수율이 떨어지고 출하량이 막힌다. 에피 장비 증설과 레시피 안정화는 시간이 길어 병목이 생기기 쉽다.

3.3 디바이스 가공: 공정 표준화가 약하고 광특성이 민감하다

III-V 광소자는 포토/에칭/금속/패시베이션 등 공정이 결합되며, 공정 변화가 광특성에 민감하다. 특히 고속 제품일수록 허용 오차가 작아 수율 변동이 곧바로 공급 쇼티지로 이어진다.

3.4 패키징: “빛 정렬”이 가장 비싸고 느린 작업이 되기 쉽다

광패키징의 핵심은 “칩을 붙이는 것”이 아니라 광이 손실 없이 들어가고 나오는 정렬이다. PHIX는 PIC 패키징에서 sub-micron precision alignment 필요성을 명시한다. (PHIX Design Guidelines PDF)

정렬이 미세하게 어긋나면 삽입손실이 커지고 링크 마진이 무너져 불량이 된다. 자동화가 어렵고 공정 시간이 길어져 캐파 병목이 생기기 쉽다.

3.5 테스트/번인: 출하 캐파를 잡아먹는 ‘숨은 병목’이다

레이저는 다중 온도 테스트, 번인(burn-in) 등 시간이 오래 걸리는 검증이 필요하다. Broadcom은 CW 레이저 다이 출하에서 burn-in 및 multi-temperature test를 언급한다. (Broadcom CW Lasers)

따라서 “칩을 만들었다”가 끝이 아니라, 테스트 시간이 출하량 상한을 결정할 수 있다.

4. 트랜시버의 두 갈래: EML 기반 vs CW 레이저 기반

이제 InP 기반 레이저 다이가 실제 트랜시버에서 어떻게 쓰이는지, 두 대표 구조를 이해하면 밸류체인의 병목 방향이 정리된다.

4.1 EML 기반 트랜시버: 한 칩에서 “빛 생성 + 고속 변조”를 해결한다

**EML(Externally Modulated Laser)**은 일반적으로 **DFB 레이저 + EAM(전기흡수변조기)**를 한 칩에 통합해, 빛 생성과 고속 변조를 동시에 수행하는 방식이다.

골드만삭스

Lumentum은 EML이 wavelength-locked DFB 레이저와 monolithic EAM을 통합한다고 명시한다. (Lumentum EML)

장점: 구조가 직관적이고 특정 구성에서 성능/전력 최적화가 용이하다.
핵심 단점: 레이저와 변조를 한 칩에서 동시에 만족시켜야 하므로 공정 윈도우가 좁아 에피·가공·패키징·테스트 난이도가 모두 상승한다.

EML 병목의 실무적 의미는 “레이저가 부족하다”가 아니라, 빵-크림 비유로 말하면 크림이 복잡해질수록(레이저+변조 통합) 균일도와 숙성(테스트)을 맞추기 어렵고, 그만큼 출하 상한이 빨리 온다는 뜻이다.

TrendForce는 EML 공급 제약이 장기화될 수 있다는 취지로 리드타임이 2027년 이후까지 늘어날 수 있다는 전망을 제시한다. (TrendForce)

4.2 CW 레이저 기반 트랜시버: 레이저는 “빛 공급”, 변조는 별도 소자가 담당한다

CW(Continuous-Wave) 레이저는 “항상 켜진 빛”을 안정적으로 공급하는 광원이다. 데이터 변조는 별도 변조기(예: 실리콘 포토닉스 변조기 등)가 수행하는 구조로 설계될 수 있다.

CW 레이저는 데이터센터/SiPh 트랜시버용으로 제품 라인업이 명확히 제시된다.

Lumentum은 SiPh 트랜시버용 CW 레이저 카테고리를 운영한다. (Lumentum CW lasers for SiPho)
Coherent는 SiPh 트랜시버용 CW DFB 레이저 출시를 발표했다. (Coherent CW DFB)
Broadcom도 SiPh용 CW lasers(InP die) 라인업을 명시한다. (Broadcom CW Lasers)
장점: 레이저가 “고속 변조까지 내장”할 필요가 줄어, 레이저 단의 통합 난이도를 일부 회피할 수 있다.
핵심 단점: 병목이 사라지기보다는 광 결합/정렬 패키징 난이도로 이동할 수 있다.

골드만삭스

5. 왜 EML 병목이 심해질수록 CW 기반 설계가 부각되는가

시장은 기본적으로 “병목을 회피할 수 있는 설계”를 찾는다. EML은 통합 난이도가 높아 공급망이 타이트해질수록 가격과 리드타임이 악화되기 쉽다.

TrendForce는 EML 공급 제약과 함께 리드타임이 2027년 이후까지 늘어날 수 있다는 전망을 제시한다. (TrendForce)

이 상황에서 고객 입장 선택지는 2개로 압축된다.

선택지 A: EML 공급권을 확보한다(가격 상승 감수)
선택지 B: 설계를 전환한다(CW 기반으로 기능을 분리해 병목을 회피)

EML 병목이 길어질수록 선택지 B의 유인이 커진다. 빵-크림 비유로 말하면, “복잡한 크림을 한 번에 완벽히 바르는 케이크(EML)”가 계속 부족하면, 시장은 “크림을 역할별로 나누고(레이저는 빛만, 변조는 별도) 생산 라인을 재배치하는 케이크(CW+변조)”로 이동하게 된다.

BOM도 훨씬 Light한 CW chip base Siph Transceiver

6. CPO(Co-Packaged Optics): “광모듈”이 패키지 근처로 들어온다

여기까지의 결론은 간단하다. EML이 부족하고 비싸지면, 시장은 “레이저(빛 만들기)”와 “변조(데이터 싣기)”를 한 칩에 억지로 합치지 말고 역할을 나눠서(CW 레이저 + 별도 변조기) 생산이 쉬운 쪽으로 설계를 바꾸려 한다는 점이다.

그런데 역할을 나누는 순간, 문제가 완전히 사라지는 게 아니라 문제의 위치만 바뀔뿐이다. EML에서는 “칩 안에서 레이저+변조를 동시에 잘 만들기”가 가장 어렵다. 반면 CW 구조에서는 “칩을 만들기”보다 “칩과 칩, 그리고 파이버를 정확히 연결하기”가 더 어려워진다. 쉽게 말해, **빛이 지나가는 길을 아주 미세하게 맞추는 정렬(Alignment)**이 핵심 난이도로 올라온다.

여기에 한 가지가 더 붙는다. 플러거블 트랜시버 구조에서는 GPU/스위치 ASIC에서 나온 신호가 보드 위의 구리 배선(전기)을 꽤 긴 구간 달려서 모듈에 도착한다. 문제는 AI 클러스터가 커질수록 속도는 더 빨라지고 링크 수는 더 많아지며 거리도 길어지기 때문에, 이 “전기 구간”이 점점 더 큰 부담이 된다는 점이다. 속도가 올라갈수록 전기 신호는 보드 위 배선을 지나면서 손실이 커지고, 주변 배선과 **간섭(노이즈/크로스토크)**이 늘어나며, 이를 보정하려고 **더 큰 전력과 더 복잡한 회로(리타이머/이퀄라이저 등)**가 필요해진다. 그래서 전기 신호가 “멀리 달리는 구간” 자체가 **전력 소모와 신호무결성(SI)**의 병목이 된다.

이 병목을 줄이려는 구조 변화가 **CPO(Co-Packaged Optics)**이다. CPO는 광을 “더 많이 쓰자”라기보다, **광을 더 안쪽(칩/패키지 근처)**으로 끌어오는 접근이다. GPU/스위치 같은 ASIC 바로 옆에 **전기→빛 변환 장치(광엔진)**를 붙여서, 전기 신호가 이동하는 거리를 최대한 짧게 만들고, 그 다음부터는 빛(광)으로 바꿔 멀리 보낸다. 빛은 구리 배선에서처럼 손실·간섭 문제가 거리와 속도에 따라 급격히 악화되는 성격이 상대적으로 덜하므로, 고속·장거리에서 더 안정적으로 전송하기 쉽다. 결과적으로 같은 데이터를 보내는 데 필요한 전력이 줄고(전력/bit 개선), 더 많은 링크를 더 촘촘하게 구성할 수 있어(포트 밀도/확장성 개선) 대형 AI 클러스터에 유리해진다.

다만 CPO의 핵심 변화는 “광부품 수가 늘어난다”가 아니다. 핵심은 패키징과 테스트의 난이도가 구조적으로 올라간다는 점이다. 플러거블 시대에는 광모듈 내부에서 정렬과 테스트를 끝내고, 서버/스위치에는 ‘완제품 모듈’을 꽂으면 되는 구조였다. 반면 CPO는 ASIC 옆에서 광엔진을 조립하고 정렬하고 검증해야 한다. 이 과정은 공정 난이도가 훨씬 높고, 불량이 났을 때 손실 비용도 커진다. 모듈 단품에서 불량을 걸러내던 방식과 달리, CPO는 칩·패키지·광엔진이 결합된 상태에서 문제가 드러날 수 있기 때문이다. 따라서 초기 시장에서는 공급 가능한 업체 수가 제한되고, 인증·신뢰성 장벽이 높아지면서 특정 공정/업체에 가격결정력과 초과이익이 생길 가능성이 커진다.

NVIDIA는 Spectrum-X Photonics/Quantum-X Photonics로 CPO 네트워킹 스위치를 공식화했고, 2026년 출시를 명시하였다. (NVIDIA Newsroom)

https://nvidianews.nvidia.com/news/nvidia-spectrum-x-co-packaged-optics-networking-switches-ai-factories?utm_source=chatgpt.com
Broadcom도 CPO를 스위치/광엔진 통합 방향으로 제시한다. (Broadcom Press Release)

https://aiproductmanager.tistory.com/825

TSMC의 로드맵이 보여주는 포인트도 여기에 있다. “처음부터 완전한 코패키지”가 아니라, 플러거블 통합 → CoWoS 통합 → 프로세서에 더 근접이라는 순서로 광이 단계적으로 안쪽으로 들어온다는 점이다. 1세대는 광엔진을 먼저 OSFP 같은 플러그형 장치에 통합해 고대역폭·전력 절감의 효과를 확인하는 단계이고, 2세대부터는 스위치와 코패키지되어 패키지 레벨에서 전력·지연·SI 이점이 구조적으로 커지는 구간이다. 3세대는 광 연결을 프로세서에 더 가깝게 가져오려는 방향이지만, 목표 시점은 미정이라는 제약이 있다. 정리하면, CPO는 “광 사용량 증가”보다 광을 패키지 안으로 끌어들이면서 생기는 제조·정렬·검증 난이도 상승이 더 큰 의미를 가진다.

TSMC

1세대 COUPE(3D Optical Engine)

TSMC는 1세대 광학 엔진(COUPE)을 먼저 OSFP 플러그형 장치에 통합하는 방향을 제시한다. 목표 전송 속도는 1.6Tbps이다. 이는 현 구리 기반 이더넷(최대 800Gbps) 대비 대역폭 이점을 빠르게 보여주고, 고밀도 클러스터에서 전력 절감 효과도 기대할 수 있는 단계이다. 즉, “광의 확장성”을 먼저 확인하는 성격이 강하다.
2세대 COUPE(본격적인 CPO 방향)

다음 단계는 COUPE가 스위치와 함께 코패키지된 옵틱 형태로 CoWoS 패키징에 통합되도록 설계되는 것이다. 여기서부터 광은 단순 플러그형을 넘어, 패키지 레벨에서 스위치와 결합하며 광 연결이 마더보드 수준까지 올라온다. 이 단계의 목표는 지연 시간 단축과 함께 최대 6.40Tbps 지원이다. “성능 이점(전력·지연·SI)”이 구조적으로 커지는 구간이다.
3세대 COUPE-on-CoWoS(프로세서에 더 근접)

세 번째 단계는 COUPE가 CoWoS 인터포저에서 구동되는 형태로 더 진화하여, 광 연결을 프로세서 자체에 더 가깝게 가져오는 방향이다. 목표 전송 속도는 12.8Tbps이다. 다만 이 단계는 개발 경로를 탐색 중이며 목표 시점은 미정이라는 점이 핵심 제약이다.

정리하면, CPO는 광의 사용량 증가보다 광을 패키지 안으로 끌어들이면서 생기는 제조·검증 난이도 상승이 더 큰 의미를 가진다. 그리고 이 난이도 상승 구간에서 초기에는 공급자 제한과 인증 장벽으로 인해 수익성이 특정 공정/업체에 집중될 가능성이 높다.

7. 밸류체인별 핵심 플레이어, 난이도, 마진 레버리지

아래는 밸류체인에서 “어디가 어렵고, 어디가 마진을 가져가기 쉬운지”를 정리한 것이다.

7.1 InP 웨이퍼(기판)

플레이어(예시): Sumitomo Electric, AXT, Coherent
(Sumitomo Electric, AXT IR, Coherent Blog)
난이도: 중~상
마진 레버리지: 중(쇼티지 국면에서 가격 탄력은 있으나 장기 초과이익 지속성은 제한될 수 있음)

7.2 에피·디바이스(레이저/EML/CW)

플레이어(예시): Lumentum, Coherent, Broadcom(레이저 라인업)
(Lumentum EML, Coherent CW DFB, Broadcom CW)
난이도: 상~최상
마진 레버리지: 상~최상(공급자 수 제한 + 인증 장벽이 가격결정력의 핵심이다)
특히 **에피·디바이스(EML)**는 공급자 수 제한과 인증 장벽으로 병목 프리미엄이 가장 크게 발생하기 쉬운 구간이다. (TrendForce)

7.3 패키징·테스트(광엔진/CPO)

플레이어(예시): ASE, Amkor, TSMC(플랫폼), plus NVIDIA/Broadcom(시스템 통합 리더)
(ASE CPO demo, Amkor–Lightmatter, TSMC COUPE, NVIDIA CPO)
난이도: 최상
마진 레버리지: 양극화(성공하면 매우 큼, 초기에는 수율/리워크 비용으로 마진 지연 가능)

8. ’26~’28 병목이 어떻게 진행되는가: Rubin과 함께 벌어질 3가지 경로

타임라인 앵커는 두 가지이다.

NVIDIA CPO 스위치가 2026년으로 명시되어 있다는 점 (NVIDIA Newsroom)
EML 공급 제약이 2027년 이후까지 갈 수 있다는 전망이 있다는 점 (TrendForce)

이를 기반으로 병목 경로는 다음 3가지로 정리된다.

시나리오 A: EML 지속 쇼티지

2026: EML(에피/디바이스/테스트) 부족이 출하 상한
2027: EML 리드타임 장기화, 공급권 확보가 경쟁력
2028: 증설이 진행돼도 인증/테스트 라인이 상한으로 남을 가능성

시나리오 B: CW 기반 설계로 급전환

2026: EML 타이트 → CW 레이저 수요 급증
2027: 병목이 CW의 에피/번인·테스트 및 광결합 패키징으로 이동
2028: 패키징 자동화/수율이 최종 상한으로 작동 가능

시나리오 C: CPO 패키징 병목

2026: CPO 초기 도입에서 패키징·검증 공정이 상한
2027: 루빈 확산 국면에서 광엔진 조립·리워크·신뢰성 검증이 병목
2028: 표준화로 완화되더라도 고급 패키징 캐파가 주기적 병목

9. “컨텍스트 메모리 확대 → SSD 의존 → 광학인터커넥터 중요성” 인과흐름

이 흐름을 가장 짧고 명확하게 정리하면 다음과 같다.

컨텍스트가 커질수록 GPU 내부 메모리만으로 감당하기 어려운 데이터가 늘어난다.
그 데이터는 **외부 계층(SSD/스토리지/메모리 티어)**로 내려가거나 분산된다.
외부 계층 의존이 늘수록, GPU는 더 자주 더 많은 데이터를 네트워크로 당겨와야 한다.
네트워크는 대역폭·지연·전력을 동시에 만족해야 하고, 전기 기반은 한계가 빠르게 나타난다.
따라서 광 링크 비중이 상승하고, 더 나아가 패키지 근처에서 전력/신호무결성을 잡기 위한 CPO가 중요해진다.
NVIDIA가 2026년 CPO 스위치를 명시한 것은 이 흐름이 “연구”가 아니라 “로드맵 실행” 단계임을 시사한다. (NVIDIA Newsroom)

10. 결론: 병목 프리미엄은 “빵판”보다 “크림과 포장라인”에서 커진다

빵-크림 비유로 최종 결론을 요약하면 다음과 같다.

**InP 웨이퍼(기판)**는 빵판이다. 중요하지만, 장기적으로는 대구경화·멀티소싱·계약으로 초과이익이 제한될 수 있다.
**에피·디바이스(특히 EML)**는 크림이다. 크림이 복잡할수록(레이저+변조 통합) 수율과 검증이 어려워지고, 병목 프리미엄이 가장 크게 나타나기 쉽다. (TrendForce)
**패키징·테스트(특히 CPO 광엔진)**는 포장라인이다. 대량 자동화가 되기 전까지는 가장 느리고 비싼 공정이 되기 쉬우며, 성공하면 가격결정력이 커질 수 있다. 다만 초기에는 리워크/수율 비용으로 마진이 지연될 위험도 있다.
’26~’28은 병목이 **EML(크림 복잡도) → CW 전환(크림 분업) → CPO 패키징(포장라인)**으로 이동할 가능성이 열려 있다.

=끝

나만의 투자이야기

2026년 3월 3일 화요일

생각정리 190 (* Optical Interconnect Bottleneck)