2026년 7월 28일 화요일

생각정리 323 (* China’s Token Gap)


중국 칩 내재화는 AI Token 원가 경쟁력으로 이어질 수 있을까


이전 글에 이어 중국의 반도체 내재화가 실제 AI Token 원가 경쟁력으로 연결될 수 있는지를 살펴본다.

핵심 요약


중국은 저렴한 전력과 국가보조금, 낮은 Cloud 마진을 통해 미국과 비슷하거나 더 낮은 AI API 가격을 제시할 수 있다. 그러나 고객이 지불하는 Token 가격이 낮다는 사실과 실제 Token 생산원가가 낮다는 것은 구분해야 한다.

중국 AI 공급망의 구조적 한계는 단일 반도체의 성능보다 동일한 자본과 전력으로 생산할 수 있는 유료 Token의 양에서 나타난다.

  • 중국산 이머전 DUV는 공급망 자립 측면에서 중요한 진전이지만, 처리량과 가동률, Overlay, 결함밀도, 장기 양산 안정성은 아직 충분히 검증되지 않았다.

  • DUV 멀티패터닝으로 7nm 이하 공정을 구현하면 노광뿐 아니라 증착·식각·세정·계측공정이 반복되면서 장비 수와 공정시간, Fab 면적과 제조원가가 함께 증가한다.

  • 선단 Logic의 낮은 수율과 전력효율은 더 많은 가속기와 HBM, Network 장비를 요구하며, 이는 Rack당 Token 처리량 감소와 Token당 감가상각비 상승으로 이어진다.

  • 중국의 전력가격이 미국의 절반 수준이더라도 시스템 전력효율이 2배 이상 낮다면 연산당 전력비는 충분히 낮아지지 않는다. 저렴한 전력은 추가 가속기와 HBM, Network, 냉각설비의 비용도 줄여주지 못한다.

  • CXMT의 Bonded DRAM은 Cell Die 면적을 줄여 미세공정 격차를 일부 우회할 수 있지만, Periphery Wafer와 Hybrid Bonding, Thinning, 추가 검사공정이 필요하다. 자체 분석에서는 전체 제조자원 기준 Bit 생산성이 기존 CXMT Monolithic DRAM의 약 60% 수준으로 추정된다.

  • Bonded DRAM을 HBM에 적용하면 적층 단수가 높아질수록 Bonding·TSV·Warpage·열관리·검사수율 부담이 누적된다. 이에 따라 선두업체 대비 제조자원 격차는 고단 HBM에서 더욱 확대될 가능성이 높다.


이를 종합하면, 기존 ASML DUV와 일부 해외 공급망을 활용하는 중국 AI Cloud의 Batch Inference Token 원가는 미국의 약 1.3~1.7배, 중국산 DUV와 Bonded DRAM을 중심으로 완전 내재화할 경우 약 1.9~2.6배까지 높아질 수 있다. 이는 공개된 기업 원가가 아니라 공정 수율과 시스템 효율을 연결한 시나리오 분석이다.

격차는 AI의 사용 방식이 복잡해질수록 더욱 분명해진다.

Agentic AI에서는 반복적인 모델 호출과 긴 Context, KV Cache와 Tool 대기시간 때문에 가동률과 Batch 효율이 낮아진다. 고정비 비중이 높은 중국 시스템은 가동률이 하락할수록 Token당 원가 부담이 더 빠르게 증가할 수 있다.

Physical AI에서는 비용 문제가 물리적 제약으로 전환된다. Cloud에서는 더 많은 전력과 서버를 투입해 성능을 보완할 수 있지만, 로봇과 자율주행차, 드론은 배터리·발열·무게·냉각 한계가 존재한다. 보조금으로 전기요금을 낮출 수는 있어도 낮은 전력효율로 발생하는 발열과 배터리 소모를 제거할 수는 없다.

결국 중국은 높은 비용을 감수하면서도 국가안보와 공급망 독립을 위해 Sovereign AI 생태계를 구축할 수 있다. 다만 AI 칩을 자체 생산할 수 있다는 사실이 미국과 동일한 경제성에 도달했다는 의미는 아니다.

AI 반도체 경쟁의 최종 기준은 중국산 칩의 생산 여부가 아니라, 동일한 전력 1MW와 데이터센터 면적, 동일한 투자자본과 배터리 1kWh로 얼마나 많은 Intelligence를 생산할 수 있는가에 있다.



1. 중국 AI 자립화의 최종 경쟁력은 Token 생산성이다


중국의 AI 자립화를 평가할 때 중국산 AI 칩을 생산할 수 있는지만 봐서는 안 된다.

최종 경쟁력은 다음 요소의 결합으로 결정된다.

  • 중국산 AI 가속기의 성능과 전력효율
  • 중국산 DRAM·HBM의 원가와 수율
  • DUV·Logic·Packaging 공정의 생산성
  • Cloud 데이터센터의 가동률과 운영효율
  • 동일한 자본과 전력으로 생산하는 유료 Token 수


결국 미·중 AI 경쟁은 다음 질문으로 귀결된다.

전력 1MW와 투자자본 1달러당 얼마나 많은 유료 Intelligence를 생산할 수 있는가.

 

Token 매출 100의 분석용 기준 구조

아래 표는 실제 기업의 손익계산서가 아니라, 이해를 돕기 위한 가상의 단순화 모델이다.
제3자 Cloud를 사용하는 LLM 서비스의 Token 매출을 100으로 놓고, 그 안에서 비용이 어떻게 나뉘는지 구조적으로 보여준다.




여기서 중요한 가정은 LLM 서비스 회사가 Cloud 사업자에게 지급하는 비용이 전체 매출 100 중 약 40이라는 점이다.

이 값은 업계에서 흔히 관찰되는 구조를 단순화한 것이다.

  • AI 추론 비용은 보통 전체 매출의 약 30~50% 수준에서 형성되는 경우가 많고
  • 나머지 50~70%는 API 운영, 모델 최적화, 데이터 처리, 서비스 마진 등으로 구성된다


이 복잡한 구조를 이해하기 쉽게 **중간값(약 40)**으로 단순화한 것이다.

이 가정을 적용하면 Cloud 내부 비용은 다음처럼 나눌 수 있다.




핵심은 “얼마냐”보다 “어떤 성격의 비용이냐”이다.

  • GPU, 서버, HBM, 네트워크, 데이터센터는 한 번 투자하면 사용량이 줄어도 계속 비용(감가상각)이 발생하는 고정비
  • 전력과 냉각은 실제 사용량에 따라 변하는 변동비


즉, AI 비용 구조는 (*고정비가 상대적으로 높기 때문에) “얼마나 많이 쓰느냐”보다 “얼마나 꾸준히 돌리느냐”에 크게 좌우된다.




Token당 원가 구조


Token 1개를 만드는 비용은 다음처럼 단순화할 수 있다.

Token당 총원가 = (운영 변동비 ÷ 유료 Token) + (고정비 ÷ 유료 Token)

여기서 핵심은 고정비다.

예를 들어 같은 GPU 클러스터라도:

  • 가동률 80% → 비용을 나눠 부담할 Token이 많음
  • 가동률 40% → 같은 비용을 절반의 Token이 부담

즉, 가동률이 절반으로 떨어지면
Token당 고정비는 약 2배로 증가한다


왜 시스템 전체가 중요한가


NVIDIA의 GB200 NVL72 같은 시스템은 단순히 GPU만 파는 구조가 아니다.

  • 72개의 GPU
  • CPU
  • NVLink 스위치
  • 고속 네트워크
  • 액체 냉각 시스템


이 모든 것이 하나의 “랙 단위 시스템”으로 묶여 있다.

즉, AI 비용은 GPU 가격이 아니라
서버 + 네트워크 + 전력 + 냉각까지 포함한 전체 시스템 구조에서 결정된다


관련 자료


2. 저렴한 전력만으로 원가 격차를 해소하기 어려운 이유


중국 일부 지역은 미국보다 낮은 데이터센터 전력가격을 제공한다.

내몽골 정부가 소개한 사례에서는 데이터센터 우대 전력가격이 kWh당 약 0.32위안이었다. 반면 미국 에너지정보청에 따르면 2026년 5월 미국 산업용 평균 전력가격은 kWh당 8.71센트였고, 워싱턴주는 7.24센트였다. (nmg.gov.cn)

환율을 1달러당 7.2위안으로 단순 가정하면 0.32위안은 약 4.4센트다. 이는 미국 산업용 평균 전력가격의 약 절반이다.


다만 전력가격이 절반이라는 사실만으로 전체 Token 원가가 절반으로 낮아지는 것은 아니다.

분석 시나리오에서 전력과 냉각비가 전체 Token 매출의 4.4%라면 전력가격이 절반으로 낮아져도 전체 원가 절감효과는 약 2.2%다.

고가동률 데이터센터를 가정해 전력·냉각비 비중을 15~25%까지 높이더라도 전력가격을 절반으로 낮춰 절감할 수 있는 전체 원가는 약 7.5~12.5%다.




따라서 중국의 저렴한 전력이 상쇄할 수 있는 것은 제한적인 시스템 효율 격차다. 동일한 Token을 생산하기 위해 두 배의 가속기와 HBM, Network 장비가 필요하다면 전력가격만으로는 이를 보완하기 어렵다.

관련 자료


3. 중국산 이머전 DUV의 현재 위치


2026년 7월 보도에 따르면 중국의 한 국가지원 기업이 자국산 이머전 DUV 장비 생산에 착수했으며, 2026년 약 5대와 2027년 약 20대의 생산목표가 거론됐다.

초기 고객으로 SMIC와 Hua Hong, CXMT가 언급됐지만, WPH·Overlay·가동률·결함밀도와 장기간 양산 안정성에 관한 공식 사양은 공개되지 않았다. 일부 핵심 부품은 여전히 일본 공급망에 의존하는 것으로 전해졌다. (Tom's Hardware)

관련 자료

중국산 장비의 현재 위치를 판단할 때는 보도된 28nm급 해상도만으로 ASML 장비와 동급이라고 판단해서는 안 된다.

AI Futures Project와 The Substrate는 중국의 현재 28nm급 이머전 DUV 시제품을 ASML의 2007년 전후 기술 수준과 비교했다. 이 분석은 확정된 장비 사양이 아니라 ASML의 과거 개발기간을 적용한 기술 연대 비교다.

AI Futures·The Substrate: 중국 DUV·EUV 개발시점 전망

해당 분석은 중국산 장비를 바탕으로 경제성 있는 7nm DUV 생산에 도달하는 시점을 2033~2036년, 상업적 EUV 도달 시점을 2037~2039년으로 제시했다. 이는 예측 시나리오이며 확정된 산업 일정은 아니다. (트위터 링크)

관련 자료


ASML 장비와의 처리량 비교


ASML이 공개한 장비 처리량을 보면 2008년 출시된 NXT:1950i는 초기 실제 사양에서 약 175WPH였으며, 이후 개선을 통해 200WPH, 일부 촬영조건에서 230WPH까지 높아졌다. (ASML)

현재 판매되는 NXT:1980Fi의 처리량은 330WPH다. NXT:2050i는 295WPH를 제공하며, 두 장비는 촬영조건과 제품 목적이 달라 WPH만으로 절대적인 우열을 판단해서는 안 된다. (ASML)


아래 첨부자료 에서는 중국 현재 장비의 분석 대리치로 ASML XT:1900i 계열의 약 131WPH를 사용했다.

https://x.com/RyanFedasiuk/status/2081816532917825939

이 수치는 중국 제조사가 공개한 실제 사양이 아니다. 중국 장비가 ASML의 2007년 전후 기술 수준과 유사하다는 외부 분석을 수치화하기 위한 대리치다.

따라서 중국 현재 장비의 실제 생산성을 평가하려면 다음 자료가 추가로 공개돼야 한다.

  • 공정조건별 WPH

  • Overlay와 Focus 성능

  • 장비 가동률과 MTBF

  • Wafer 결함 증가율

  • Fab 통합 후 장기 생산성

  • 소모품과 부품 교체주기

관련 자료


4. 멀티패터닝을 반영하면 실제 생산성 격차가 커진다


DUV로 7nm급 Pattern을 구현하려면 일부 Critical Layer에서 동일한 Layer를 여러 차례 나눠 노광해야 한다.

노광 사이에는 증착과 식각, 세정과 계측공정이 추가된다. ASML도 NXT:1950i 출시 당시 Double Patterning을 경제성 있게 구현하기 위해 높은 처리량과 정밀한 Overlay가 필요하다고 설명했다. (ASML)

실질적인 Critical Layer 처리량은 다음과 같이 단순화할 수 있다.

실질 Layer 처리량

= 명목 WPH × 가동효율 ÷ Layer당 노광 횟수

다음 표는 공식 Fab 실측치가 아니라 장비 성숙도와 Quadruple Patterning을 반영한 분석 시나리오다.


ASML은 NXE:3800E의 처리량을 초기 220WPH까지 높였으며, 2026년에는 230WPH의 기록 처리량을 제시했다. EUV와 DUV가 담당하는 Layer와 공정조건이 다르기 때문에 이 숫자를 장비 대수로 단순 환산해서는 안 된다. 다만 DUV 멀티패터닝이 노광과 식각·증착공정 수를 늘리는 방향성은 분명하다. (ASML Brand Portal)

관련 자료


월 10만 장 Fab의 장비 부담

월간 웨이퍼 10만 장, Critical Layer 10개, 월 가동시간 720시간을 가정하면 필요한 Scanner 수는 다음과 같이 계산된다.

필요 Scanner 수

= 월간 웨이퍼 × Critical Layer × 노광 횟수
÷ 실질 WPH ÷ 월 가동시간


이 계산은 모든 Critical Layer가 동일한 장비와 공정조건을 사용한다는 단순화된 모델이다. 실제 Fab에서는 Layer별 Scanner와 Mask, 공정조건이 다르다.

그럼에도 중국산 장비의 처리량과 가동률이 낮다면 Scanner만 늘어나는 것이 아니다.

  • Track과 Resist 설비

  • 증착·식각·세정장비

  • Overlay·CD·결함 계측장비

  • Mask와 재공품

  • Fab 면적과 공정 Cycle Time

  • 유지보수 인력과 Spare Part


따라서 중국산 DUV 한 대의 구매가격이 낮더라도 동일한 양품 웨이퍼를 생산하는 Fab 전체 원가가 낮아진다고 단정할 수 없다.


5. 선단 Logic에서는 생산 가능성과 경제성이 다르다


SMIC는 기존에 확보한 ASML DUV와 멀티패터닝을 활용해 제한적인 7nm와 5nm급 제품을 생산할 수 있는 것으로 평가된다.

그러나 제품을 생산할 수 있다는 사실과 경제성 있는 수율로 대량생산할 수 있다는 것은 다른 문제다.

TrendForce가 인용한 업계 보도에 따르면 SMIC의 5nm Wafer 비용은 TSMC보다 최대 50% 높고, 수율은 TSMC의 3분의 1 수준일 가능성이 제기됐다. 이는 SMIC가 공식적으로 공개한 수치가 아니며, 복수의 2차 보도를 거친 Stress Scenario로 봐야 한다. (TrendForce)

관련 자료


양품 칩 원가는 다음과 같이 정리할 수 있다.

양품 칩 원가

∝ Wafer 원가 ÷ 수율 ÷ Wafer당 Gross Die


중립 시나리오에서 중국 Wafer 원가를 TSMC의 1.5배, TSMC 수율을 90%, 중국 수율을 60%로 가정하면 다음과 같다.

상대 양품 원가

= 1.5 × 90% ÷ 60%
= 2.25배


중국 수율이 TSMC의 3분의 1에 머무는 Stress Scenario에서는 다음과 같다.

상대 양품 원가

= 1.5 ÷ 0.333
= 약 4.5배


대형 AI 가속기는 모바일 AP보다 Die 면적이 크다. 결함밀도가 같더라도 Die 면적이 커지면 치명적인 결함이 포함될 확률이 높아진다.

따라서 DUV 멀티패터닝의 Overlay와 결함 문제는 소형 칩보다 대형 AI Die의 양품 원가에서 더 크게 나타날 가능성이 있다.


6. Logic 공정 격차는 시스템 전력효율로 이어진다


TSMC는 A14가 N2 대비 동일 속도에서 최대 30%의 전력을 절감하거나 동일 전력에서 최대 15%의 성능을 높일 수 있다고 밝혔다. Logic Density는 20% 이상 증가하며 양산 목표는 2028년이다. (TSMC)

이는 공정 미세화가 단순히 칩 면적을 줄이는 데 그치지 않고 동일한 작업을 수행하는 데 필요한 전력과 칩 수를 줄이는 방향으로 작용한다는 사실을 보여준다.

관련 자료


현재 시스템 수준에서도 중국은 단일 칩 성능 부족을 더 많은 칩과 Network로 보완하고 있다.

Huawei는 384개의 Ascend 가속기를 연결한 CloudMatrix 384를 공식적으로 공개하고 중국 내 데이터센터에 배치했다. Huawei 공식 자료는 구체적인 전력소비를 공개하지 않았지만, 외부 분석에서는 CloudMatrix 384가 약 300PFLOPS의 BF16 성능을 내기 위해 약 559kW를 소비하는 것으로 추정했다.

같은 외부 비교에서 NVIDIA GB200 NVL72는 약 180PFLOPS와 약 145kW가 적용됐다. 이 수치는 양사가 동일한 기준으로 공식 인증한 Benchmark가 아니라 제3자 시스템 모델링이므로 방향성을 판단하는 자료로 사용하는 편이 적절하다. (Huawei Cloud)


NVIDIA 공식 문서에 기재된 GB200 Rack 전력은 약 120kW다. 145kW는 보조설비를 포함한 외부 추정치로 보이기 때문에 비교 시 전력 측정 범위를 동일하게 맞춰야 한다. (NVIDIA Docs)

그럼에도 큰 흐름은 분명하다.

단일 칩 성능 부족

→ 더 많은 가속기 연결
→ 더 많은 HBM과 광통신 필요
→ Network와 Switch 증가
→ 전력·냉각설비 증가
→ Token당 Capex 상승


Huawei는 시스템 설계와 초대형 Scale-up을 통해 절대 계산량을 확보했다. 그러나 칩 수와 전력, 광모듈과 Network 복잡성 측면에서는 더 많은 자원이 필요하다.

관련 자료

저렴한 전력이 시스템 효율 격차를 상쇄할 수 있는가


CloudMatrix와 GB200의 제3자 시스템 비교에서 중국의 전력효율 열위를 2.31배, 중국 전력가격을 미국의 51%로 적용하면 다음과 같다.

중국 연산당 전력비

= 전력소비 2.31배 × 전력가격 0.51배
= 미국의 약 1.18배


중국의 전력가격이 미국의 절반이어도 시스템 전력효율이 2.3배 낮다면 연산당 전력비는 미국보다 높다.

더구나 저렴한 전력은 다음 비용을 줄여주지 못한다.

  • 추가 AI 가속기

  • 추가 HBM과 System DRAM

  • 광트랜시버와 Network Switch

  • Rack과 Liquid Cooling

  • 변전·배전설비

  • 유지보수 인력

  • 시스템 장애지점


따라서 중국의 저렴한 전력은 미국보다 낮은 Token 원가를 만드는 수단이라기보다, 낮은 칩 효율에서 발생하는 전력비 열위를 완충하는 수단에 가깝다.


7. CXMT Bonded DRAM의 생산성


TechInsights가 분석한 CXMT G4 16Gb DDR5 Die는 면적이 66.99㎟, Bit Density가 0.239Gb/㎟, Feature Size는 약 16nm로 측정됐다.

이는 CXMT가 DDR5 기능을 구현했다는 사실을 보여준다. 그러나 제품 규격이 같다고 해서 선두업체와 동일한 Die 면적과 Cost per Bit을 확보했다는 의미는 아니다. (TechInsights)

관련 자료


Bonded DRAM은 Cell Array와 주변회로를 별도의 Wafer에서 생산한 뒤 결합하는 구조다.

이 방식은 Cell Die 면적을 줄여 Gross Die를 늘릴 수 있다. 반면 Periphery Wafer와 Hybrid Bonding, Thinning과 추가 검사공정이 필요하다.

Imec은 Wafer-to-Wafer Hybrid Bonding이 Memory-on-Logic과 Logic-on-Logic 적층에 필요한 높은 연결밀도를 제공할 수 있다고 평가한다. 동시에 Hybrid Bonding의 양산에는 정밀한 Wafer 정렬과 표면처리, 결함제어와 공정 균일성이 요구된다. (imec)

관련 자료


Bonded DRAM 분석 가정


아래 수치는 CXMT가 공개한 공식 수율이 아니다.

Bonded DRAM의 구조적 생산성을 확인하기 위한 자체 분석 가정이다.
생각정리  320 (* CXMT, DRAM, LPDDR, HBM)


최종 판매 가능 수율은 다음과 같다.

81% × 90% × 93% × 95%
= 64.4%

Gross Die 증가를 반영한 Cell Wafer 생산성은 다음과 같다.

1.20 × 64.4%
= 77.3

기존 Monolithic DRAM의 생산지수는 다음과 같다.

1.00 × 78%
= 78.0


따라서 Cell Wafer만 비교하면 Bonded DRAM 생산성은 기존 방식의 약 99.1%다.

그러나 초기 실행효율과 Periphery Wafer, Bonding Line을 포함한 전체 제조자원을 반영하면 다음과 같다.


이를 원가 방향으로 바꾸면 다음과 같다.

Bit당 제조자원 배수

= 1 ÷ 60.2%
= 약 1.66배

Bonded DRAM은 Cell Wafer 생산량을 단순히 절반으로 만드는 기술이 아니다. Die 면적 축소가 물리적 수율 하락을 상당 부분 상쇄할 수 있다.

다만 Periphery Wafer와 Hybrid Bonding, Thinning과 검사라인을 포함한 Fab 전체 자원 기준으로는 기존 Monolithic DRAM보다 더 높은 Bit당 제조원가가 발생할 수 있다.


8. Bonded DRAM을 HBM에 적용할 경우


HBM 원가를 계산할 때 DRAM Die 수율을 적층 단수만큼 단순 제곱해서는 안 된다.

HBM 제조사는 Wafer 단계에서 선별한 양품 Die를 적층한다. Micron도 HBM2E를 Known Good Stacked Die 형태로 공급한다고 설명한다.

따라서 낮은 DRAM Die 수율은 주로 Wafer 투입량 증가로 반영되고, HBM 조립수율에는 TSV와 Bond Interface, Base Die, Package와 최종 Test가 추가로 반영된다.

관련 자료


CXMT Monolithic DRAM의 선두업체 대비 제조원가를 약 1.62배로 가정하고, Bonded DRAM의 제조자원 배수 1.66배를 적용하면 전공정 자원격차는 다음과 같다.

CXMT Bonded DRAM 전공정 격차

= 1.62 × 1.66
= 약 2.68배


8-1. HBM 적층 단수에 따른 비용의 지수적 증가 구조


HBM은 단수가 증가할수록 단순 선형이 아니라 공정 복합도 증가 + 수율 누적 감소 + 테스트 비용 증가가 동시에 발생하기 때문에 제조비용이 사실상 지수함수 형태로 증가한다.

이를 단순화하면 다음과 같이 표현할 수 있다.

HBM 제조자원 증가 함수

C(n) = C₀ × e^(k(n − 4))

  • (n): HBM 적층 단수 (4Hi 기준 정규화)
  • (k): 공정 복잡도 계수 (0.18~0.28 범위 가정)
  • (C₀): 4Hi 기준 제조자원

이 구조에서는 8Hi 이상부터 TSV 정렬, Bonding, Warpage, Thermal stress가 급격히 증가하면서 비용 곡선이 가팔라진다.



8-2. CXMT HBM 조립수율 (단수별 가정)


CXMT는 공개된 HBM 수율 데이터가 없기 때문에, Bonded DRAM 구조와 공정 성숙도를 기반으로 단수별 감소형 수율 모델을 적용한다.

Y(n) = Y₀ × e^(-λ(n − 4))

  • (Y_0): 4Hi 기준 수율 (가정 80%)
  • (λ): 적층 난이도 계수 (0.06~0.10)


CXMT HBM 조립수율 가정





8-3. 선두업체 대비 제조자원 증가 함수 (HBM 단수별)


선두업체(TSMC·SK하이닉스·Micron 기준)는 HBM 세대가 올라가도 공정 최적화로 비용 증가를 완화하지만, CXMT는 Bonded DRAM 구조 특성상 증가율이 더 가파르게 나타난다.

이를 단순화하면 다음과 같은 상대 비용 함수로 표현할 수 있다.


R(n) = R₀ × e^{α(n−4)}

  • (R(n)): 선두업체 대비 CXMT 제조자원 배수
  • (R_0): 4Hi 기준 상대비용 (2.68배)
  • (α): 구조적 비효율 계수 (0.10~0.16)


8-4. HBM 단수별 CXMT 비용 및 수율 통합 모델


이를 결합하면 다음과 같은 구조가 된다.

Effective Cost(n) = C(n) × R(n) ÷ Y(n)

단수별 통합 결과 (중심 시나리오)




8-5. 해석

  • HBM은 단수가 올라갈수록 물리적 적층 난이도 + 수율 손실 + 테스트 비용이 동시에 증가
  • CXMT는 Bonded DRAM 구조로 인해 초기 4Hi에서는 격차가 제한적이지만
  • 8Hi 이상부터는 지수적으로 비용 격차가 확대되는 구조


즉,

HBM은 “단수 증가 = 성능 증가”이지만 동시에 “단수 증가 = 비선형 비용 폭증” 구조이며,
CXMT는 이 곡선의 기울기가 선두업체보다 더 가파른 위치에 존재한다.

 


8-6. 결론


Bonded DRAM은 DRAM 면적 효율을 개선할 수 있지만, HBM으로 확장될 경우 다음 구조적 제약이 발생한다.

  • 적층 단수 증가 → 수율 지수 감소
  • Bonding 횟수 증가 → 공정 실패 확률 증가
  • Thermal/Warpage 증가 → 패키징 비용 증가
  • Test complexity 증가 → 최종 yield 감소


따라서 CXMT HBM의 경쟁력은 단순 DRAM 기술이 아니라

“몇 단까지 경제성을 유지할 수 있는가”


로 귀결된다.

이 관점에서 보면 HBM 8Hi 이상 구간은 기술 경쟁이 아니라 제조자원 지수 경쟁 구간으로 전환되며, 중국 CXMT의 기술(*수율) 및 제조원가의 한계는 HBM 고단일수록 명확히 드러날 예정이다.


9. HBM 세대 차이는 Token 처리량과 전력효율에 누적된다


HBM은 단순한 원가 항목이 아니다.

LLM Inference에서는 모델 Weight와 KV Cache를 반복적으로 읽어야 하기 때문에 HBM 대역폭과 용량, 성능당 전력소비가 Token 처리량을 직접 제한한다.

대규모 Batch와 긴 Context에서는 KV Cache가 GPU 메모리를 많이 사용해 Batch Size를 제한하고, DRAM·HBM Bandwidth가 Attention 연산의 병목으로 작용할 수 있다. (arXiv)

관련 자료


SK하이닉스는 HBM4에 이전 세대보다 두 배 많은 2,048개의 I/O를 적용했으며, 대역폭은 두 배, 전력효율은 40% 이상 개선됐다고 밝혔다. (SK hynix Newsroom)

관련 자료


2030년 미국 중심 공급망이 HBM4E 이후 세대로 이동하는 동안 중국의 완전 내재화 HBM이 HBM2E 또는 초기 HBM3에 머문다면 다음과 같은 격차가 발생할 수 있다.


중국이 HBM3E를 안정적으로 양산한다면 격차는 줄어들 수 있다.

그러나 DRAM Cell 공정과 TSV, Base Die, 적층과 Package를 동시에 안정화해야 하기 때문에 제품 시현과 경제성 있는 대량생산 사이에는 상당한 간격이 존재할 수 있다.


10. Cloud Token 원가 재조정


동일한 Open-weight 모델과 정밀도, Context Length와 응답속도를 사용한다고 가정한다.

미국 중심 AI Cloud의 Token 생산원가를 100으로 놓고 다음과 같은 분석용 비용구조를 적용한다.


이 비중은 Cloud 사업자가 공개한 실제 비용내역이 아니라 미·중 시스템 원가 차이를 계산하기 위한 Normalized Model이다.

기존 ASML DUV를 활용하는 중국


중국이 기존에 수입한 ASML DUV로 제한적인 5nm·7nm 제품을 생산하고, 일부 HBM을 기존 공급망에서 확보하는 경우다.


이를 적용하면 Batch Inference의 Token TCO는 미국의 약 1.3~1.7배로 추정된다.

중국산 DUV·Bonded DRAM으로 완전 내재화하는 경우



이 경우 Batch Inference Token TCO는 미국의 약 1.9~2.6배로 추정된다.

원가 차이는 중국산 칩의 판매가격만으로 설명되지 않는다.

낮은 Die 수율

  • 더 많은 가속기

  • Bonded DRAM 추가공정

  • 낮은 HBM 생산성

  • 더 많은 Network

  • 낮은 Rack당 Token 처리량
    = 높은 Token TCO


이 수치는 확정된 기업 실적 전망이 아니라 앞서 설명한 공정과 시스템 가정을 연결한 Scenario Analysis다.


11. Agentic AI에서는 원가 격차가 확대된다


Agentic AI는 한 번의 Prompt와 한 번의 응답으로 끝나지 않는다.

계획 수립
→ 모델 호출
→ Tool 실행
→ 결과 대기
→ 검증
→ 재추론
→ 추가 Tool 실행
→ 최종 응답


Tool 응답을 기다리는 동안 일부 연산자원이 유휴상태에 놓일 수 있다. 긴 Context와 KV Cache는 동시에 처리할 수 있는 사용자 수와 Batch Size를 제한한다.

이러한 문제를 완화하기 위해 Prefill과 Decode를 분리하거나 KV Cache를 효율적으로 Scheduling하는 기술이 개발되고 있다. Huawei Cloud도 CloudMatrix 384에서 Attention과 MoE를 분리하고 자원을 독립적으로 확장하는 xDeepServe 구조를 제안했다. 이는 역으로 Agentic·MoE 추론에서 연산과 메모리, Network 자원배분이 복잡한 최적화 문제라는 점을 보여준다. (arXiv)

관련 자료


미국 시스템의 유료 가동률을 60%, 중국 시스템을 45%로 가정하면 고정비 격차는 약 1.33배 추가로 확대된다.

유료 가동률 보정

= 미국 60% ÷ 중국 45%
= 1.33배


중국은 계산력 쿠폰과 전력지원, 낮은 Cloud 마진으로 API 가격을 낮출 수 있다.

그러나 다음 관계는 변하지 않는다.

고객이 지불하는 Token 가격

= 실제 Token 생산원가
− 국가보조금
− Cloud 사업자의 마진 희생

보조금은 원가를 제거하는 것이 아니라 정부 재정으로 이전한다.

Agentic AI의 반복 추론량이 증가할수록 계산력 지원금과 Cloud 사업자의 자본부담도 함께 증가할 가능성이 높다.


12. Physical AI에서는 격차가 물리적 제약으로 전환된다


Cloud에서는 전력효율이 낮은 칩을 더 많이 설치할 수 있다.

전력이 더 필요하면 데이터센터와 발전설비를 늘리고 정부가 Capex나 전기요금을 지원할 수도 있다.

그러나 Physical AI는 배터리와 냉각, 무게와 부피가 제한돼 있다.

  • 휴머노이드

  • 자율주행차

  • 드론

  • 산업용 로봇

  • 물류로봇

  • 무인체계


미국 중심 칩이 특정 작업을 130W에 처리하고 중국 칩의 전력효율이 2.3배 낮다고 가정하면 동일한 성능에 약 299W가 필요하다.

중국 칩 필요전력

= 130W × 2.3
= 299W


반대로 전력한도를 130W로 고정하면 중국 칩이 제공할 수 있는 상대 연산성능은 다음과 같다.

130W ÷ 299W
= 미국의 약 43%


정부가 전기요금을 전액 지원하더라도 299W의 발열을 130W로 줄일 수는 없다.

전체 장비 전력에서 AI 칩이 차지하는 비중을 s, 중국 칩의 전력효율 열위를 g라고 하면 전체 에너지 배수는 다음과 같다.

중국 장비 전체 에너지 배수

= 1 + s × (g − 1)


AI 칩이 전체 전력의 20%를 차지하고 전력효율이 2.3배 낮다면 전체 전력소비는 약 26% 증가한다.

동일한 사용시간을 유지하려면 배터리 용량과 무게도 비슷한 비율로 늘어날 수 있다.

배터리 무게 증가
→ 모터 부하 증가
→ 구동전력 증가
→ Payload 감소
→ 충전시간 증가
→ 배터리 수명 부담

Cloud에서는 비용을 보조할 수 있지만, Physical AI에서는 전력효율 격차가 제품의 성능 자체를 제한한다.

TSMC가 A14의 핵심 가치로 동일 성능에서의 전력절감을 강조하고, HBM 업체들이 세대교체마다 성능당 전력효율 개선을 강조하는 이유도 여기에 있다. (대만 반도체 제조 회사)

관련 자료



13. 2030년 미·중 AI 공급망 시나리오


2030년 미국 중심 공급망은 A14 또는 2nm 후속 Logic과 HBM4E 이후 세대, 첨단 Packaging과 고속 Scale-up Network로 이동할 가능성이 높다.

TSMC는 A14 양산을 2028년으로 계획하고 있으며, ASML은 NXE:3800E 처리량을 230WPH까지 높인 데 이어 차기 NXE:3800F의 목표 처리량을 260WPH로 상향했다. (대만 반도체 제조 회사)

중국은 기존 ASML DUV를 활용하는 생산체계와 중국산 장비를 사용하는 완전 내재화 생산체계를 동시에 운영할 가능성이 높다.

아래 표는 공개된 기업 가이던스가 아니라 현재 기술격차와 개발 로드맵을 연결한 2030년 분석 시나리오다.


중국산 DUV 개발이 예상보다 빠르게 진행되고 HBM3E와 첨단 Packaging 수율이 조기에 안정화되면 격차는 줄어들 수 있다.

반대로 기존 ASML 장비의 부품공급과 유지보수가 제한되고, 중국산 DUV와 Bonded DRAM의 학습곡선이 동시에 발생하면 완전 내재화 초기에는 원가 격차가 더 커질 수 있다.

관련 자료


최종 판단


중국의 이머전 DUV 자립화는 공급망 안정성 측면에서 중요한 기술 진전이다.

그러나 현재 공개된 정보만으로는 중국산 DUV의 처리량과 Overlay, 가동률과 양산수율을 ASML 장비와 직접 비교할 수 없다.

외부 기술 연대 분석을 적용하면 현재 중국 장비는 NXT:1950i 이후 세대보다 ASML의 2007년 전후 기술에 가까운 것으로 평가된다. 다만 이는 실제 중국산 장비의 공식 사양이 아니라 ASML의 과거 개발경로를 적용한 분석적 비교다.

Bonded DRAM 역시 CXMT가 미세공정 격차를 우회할 수 있는 기술이다.

그러나 공정 부담이 사라지는 것은 아니다.

Cell Die 면적 감소

→ Gross Die 증가
→ 물리수율 일부 보완
→ Periphery Wafer 추가
→ Hybrid Bonding·Thinning 추가
→ 검사·적층수율 부담 증가

자체 분석 시나리오에서는 Bonded DRAM의 전체 제조자원당 Bit 생산성을 기존 CXMT Monolithic DRAM의 약 60%로 추정했다.

이를 HBM에 적용하면 선두업체 대비 제조자원 격차는 약 3.0~3.4배로 확대될 수 있다. 다만 CXMT가 실제 수율을 공개하지 않았기 때문에 이 값은 어디까지나 구조적 원가를 살펴보기 위한 추정치다.

결국 중국의 AI 자립화는 다음과 같은 경로로 진행될 가능성이 높다.

  1. 저가 전력과 국가보조금으로 절대 계산량을 확보한다.

  2. 더 많은 중국산 칩과 Rack을 연결해 총성능을 보완한다.

  3. Cloud 마진을 낮춰 고객이 보는 Token 가격 차이를 줄인다.

  4. Agentic AI 확산으로 반복 추론량과 계산력 보조금 부담이 증가한다.

  5. Physical AI에서는 전력효율 격차가 배터리와 발열, 무게와 성능으로 직접 나타난다.


중국은 미국과 동일한 생산원가에 도달하기 전에도 Sovereign AI 공급망을 구축할 수 있다.

중국의 목표가 경제적 효율성보다 국가안보와 공급망 독립에 있다면 높은 비용을 감수하면서도 자립화 투자를 지속할 유인이 충분하다.

그러나 공급망을 보유하는 것과 동일한 경제성에 도달하는 것은 다른 문제다.

Cloud 단계에서는 보조금과 낮은 마진으로 가격 차이를 가릴 수 있다.

Agentic AI에서는 낮은 가동률과 반복 추론으로 고정비 격차가 확대된다.

Physical AI에서는 보조금으로 가릴 수 있었던 비용 차이가 성능·전력효율이라는 물리적 격차로 전환된다.

결국 AI 반도체 경쟁의 최종 기준은 중국산 칩을 생산할 수 있는지가 아니다.

동일한 전력 1MW, 동일한 데이터센터 면적, 동일한 배터리 1kWh로 얼마나 많은 Intelligence를 생산할 수 있는가가 최종 경쟁력을 결정한다.


지금까지 이어온 리서치를 종합하면,
중국 AI는 미국의 AI 패권에 도전할 수 있는 단계에 아직 이르지 못했다.


#글을 마치며


마침 생각을 정리하던 중, 정부의 시장 진단을 담은 기사를 접했다.

김용범 "코스피 급락은 AI 논쟁에 中추격까지…레버리지 ETF만 문제 아냐"


김용범 정책실장은 최근 코스피 급락의 원인으로 AI 산업을 둘러싼 논쟁과 중국의 추격을 언급하며, 레버리지 ETF만의 문제는 아니라는 입장을 밝혔다.

물론 시장 하락에는 여러 요인이 복합적으로 작용했을 것이다. 다만 개인적으로는 중국의 추격과 AI 산업에 대한 논쟁이 하락의 명분을 제공했다면, 실제 하락 폭과 속도를 크게 키운 핵심 수급 요인은 레버리지 ETF와 파생상품 시장의 기계적인 매매였다고 생각한다.

구조는 비교적 단순하다.

먼저 AI 산업의 성장성에 대한 의문과 중국 기업의 추격 우려가 제기되면서 관련 종목의 주가가 하락한다. 주가가 하락하면 레버리지 ETF는 기초지수 수익률의 일정 배수를 유지하기 위해 장 마감 전 선물이나 현물 노출을 줄여야 한다.

예를 들어 2배 레버리지 ETF는 시장이 하락할수록 보유자산 대비 파생상품 노출이 상대적으로 커진다. 목표 배율을 다시 2배로 맞추려면 장 막판에 선물이나 현물을 추가로 매도해야 한다. 따라서 주가 하락이 ETF 매도를 부르고, ETF 매도가 다시 주가를 끌어내리는 순환 구조가 만들어진다.

문제는 이러한 리밸런싱 방향과 시간대가 어느 정도 예측 가능하다는 점이다. 기초지수의 등락률과 ETF 규모를 확인하면 장 막판에 어느 방향으로 얼마나 많은 리밸런싱 물량이 나올지 대략 추정할 수 있다.

여기에 신용잔고와 반대매매 구간까지 더해지면, 어느 가격대에서 개인투자자의 강제매도가 발생할지도 비교적 쉽게 예상할 수 있다. 파생시장을 오래 경험한 트레이더들에게는 상대방의 패가 상당 부분 드러난 게임과 비슷하다.

옵션시장도 같은 방향으로 작용할 수 있다.

주가가 급락하면 옵션의 내재변동성이 상승하고, 옵션 가격과 델타도 빠르게 변한다. 이때 시장조성자나 증권사가 하락장에서 손실이 커지는 숏 감마 포지션을 보유하고 있다면, 위험을 줄이기 위해 지수가 하락할수록 선물이나 현물을 추가로 매도해야 한다.

즉, 주가 하락 → 변동성 상승 → 옵션 헤지 매도 증가 → 주가 추가 하락이라는 흐름이 형성된다.

레버리지 ETF가 옵션을 직접 편입하지 않더라도, ETF의 선물 리밸런싱과 증권사의 옵션 헤지가 동일한 현물·선물시장에 집중되기 때문에 결과적으로 옵션 변동성 확대에 따른 수급 충격에 간접적으로 노출된다.

이 과정에서 투자자들의 ETF 환매까지 증가하면 운용사는 기존에 보유한 선물과 현물 포지션을 추가로 청산해야 한다. 주가 하락으로 담보가치가 떨어지면 신용계좌의 반대매매도 늘어난다.

결국 하락장에서는 다음과 같은 인과관계가 이어진다.

AI 논쟁과 중국의 추격 우려가 최초의 매도를 촉발하고, 주가 하락이 레버리지 ETF의 리밸런싱 매도를 발생시킨다. 이어 변동성 상승이 옵션 헤지 매도를 키우고, 추가 하락이 개인투자자의 반대매매와 ETF 환매를 유발한다.

이렇게 발생한 매도 물량은 다시 주가를 끌어내리며 다음 단계의 기계적인 매도를 촉발한다. 펀더멘털에 대한 우려로 시작된 하락이 수급 구조를 거치면서 본래 충격보다 훨씬 크게 증폭되는 셈이다.

반면 AI 데이터센터와 반도체, 메모리에 대한 투자는 여전히 확대되고 있다. 산업의 중장기 성장 방향과 단기 주가 흐름이 반대로 움직이는 현재 상황을 설명하려면, 펀더멘털의 변화만 살펴보기보다 레버리지 ETF의 리밸런싱, 옵션시장 포지션, 신용잔고와 반대매매 구조를 함께 봐야 한다.

결론적으로 중국의 추격과 AI 산업을 둘러싼 논쟁이 하락의 명분을 제공했다면, 레버리지 ETF는 옵션 변동성과 반대매매가 결합된 꼬여버린 수급을 통해 하락을 가장 직접적으로 증폭시킨 매개체였다고 생각한다.

단일종목 ETF개버리지 좀 어떻게 상폐못시키나..?

생각정리  318 (* 빚투 레버리지, 변동성)

정부 관료들은 이해하려고 하지도 않겠지 

부동산 정책 국민 대토론회
생각정리  313 (* 수급, 레버리지, 부동산 증세)

전 국민 포지션이 실시간으로 전 세계에 노출되어 글로벌 호구가 되어가는 중.

개인 단일종목 레버리지 1조 1881억 원 매수…31일 규제 시행


타짜 2006 패러디

빚투와 레버리지로 전 국민의 재산이 바닥날 때까지 방치하든지, 

아니면 금융당국이 정책 실패를 인정하고 단일종목 레버리지 ETF의 신규 매수를 금지하든지. 

결국 시장이 도달할 종착지는 둘 중 하나이지 않을까 싶다.

=끝

댓글 없음:

댓글 쓰기