생각정리 137 (* 해외투자점검 5)

이전 해외펀드 업데이트에서 메모리 계층·메모리 풀 투자 비중을 높인 데 이어, 네트워킹 섹터 비중도 추가로 확대했다.

그 배경에는 AI 시대의 메모리 풀·메모리 계층화가 더 이상 ‘메모리만의 이슈’가 아니라, 메모리와 이를 연결하는 네트워크 패브릭 전체의 구조적 변화라는 판단이 있다.

이 과정에서 Broadcom·Marvell·Credo는 각각 다른 층에서 메모리–네트워크 패브릭 수혜를 분담하는 핵심 기업군으로 보고 비중을 조정하였다.

(Gemini 3.0 성공적인 출시 이후 ASIC(=XPU)에 대한 위상이 올라간것도 이번 업데이트에 있어 주요한 포인트이기도 했다.)

ChatGPT의 점유율이 지속해서 하락하는 중

---

1. 왜 지금 “메모리 풀·계층화”가 중요한가

지금까지 AI 하드웨어 논의의 초점은 크게 두 가지였다.

• GPU, XPU 같은 연산 칩의 성능

• 그 옆에 붙어 있는 HBM의 용량·속도

그런데 **AI 추론(inference)**이 본격적인 시장으로 자리 잡으면서 문제의 성격이 달라지고 있다. 예를 들어,

• LLM의 긴 컨텍스트,

• 수많은 사용자의 동시 접속 세션,

• 에이전트·비디오 생성·자율주행처럼 상태(state)를 오래 유지해야 하는 서비스
  
  

이 늘어나면, HBM 몇 스택만으로는 용량·비용·공급 측면에서 한계에 부딪힌다.
이 지점에서 시스템 구조가 다음과 같이 변하기 시작한다.

• 칩 바로 옆에는 여전히 HBM

• 그보다 한 단계 바깥에 대용량 DRAM 풀 (DDR/LPDDR, SOCAMM, CXL 메모리 등)

• 더 바깥에 플래시 풀 (QLC SSD, HBF 등)
  
  

즉, 과거처럼 메모리가 “CPU/GPU 옆에 붙어 있는 단일 블록”이 아니라,
여러 층으로 잘게 나뉘어 “계층화”된 구조로 재편되고 있는 것이다.

여기서 핵심 포인트는 다음과 같다.

이제 메모리는 “CPU 옆에 꽂는 부품”이 아니라,
데이터센터 곳곳에 흩어져 있고, 네트워크로 묶이는 자산이 되었다.

 

이 순간부터 네트워크 계층이 메모리 스토리의 한복판으로 들어오게 된다.

---

2. 메모리 풀·계층화는 왜 네트워크를 끌어들이는가

비유를 들어보면 이해가 쉽다.

• 예전에는 책상 바로 옆 책꽂이(DIMM·HBM)에 필요한 책을 모두 꽂아두고 꺼내 쓰는 구조였다.

• 이제는 집 안 곳곳의 책장, 창고, 심지어 옆집 창고까지 책을 쌓아두고 필요할 때마다 들고 오는 구조로 바뀌고 있다.
  
  

이때 중요한 것은 두 가지다.

• 책을 어디에 얼마나 쌓아두느냐(= 메모리 용량)뿐 아니라

• 그 위치까지 얼마나 빠르고 안정적으로 다녀올 수 있느냐(= 네트워크·케이블·광 인터커넥트)이다.
  
  

다시 말해, “메모리 풀을 향한 길” 자체가 메모리 계층의 일부가 된다.
이 지점에서 Broadcom, Marvell, Credo가 서로 다른 층을 담당하게 된다.

---

3. Broadcom: 메모리 풀을 엮는 “이더넷 뼈대”

Broadcom은 가장 직관적으로 **AI 데이터센터의 “이더넷 뼈대”**를 쥐고 있는 회사라고 보면 된다.

• 랙 안·랙 간·데이터센터 전역을 묶는
  **스위치·라우터 칩(토마호크, 제리코 등)**을 공급하고,

• 최근에는 AI 전용 이더넷 패브릭을 전면에 내세우고 있다.
  
  

메모리 풀·계층화 관점에서 Broadcom의 역할은 다음과 같이 정리할 수 있다.

1. 외부 메모리 풀은 결국 네트워크 너머에 있다.

   • XPU ↔ 메모리 쉘프 ↔ 다른 랙의 CXL 메모리 박스

   • 이 모든 경로가 스위치·라우터를 통해 이더넷으로 연결된다.
     
     

2. 메모리 풀 규모가 커질수록,

   • 단순히 GPU·CPU 개수만 늘어나는 것이 아니라,

   • GPU당 필요한 네트워크 포트 수와 필요 대역폭이 더 빠른 속도로 증가한다.
     
     

따라서 메모리 풀·계층화를 이야기할 때는
“메모리 비트 증가”와 동시에 “Broadcom 포트·대역폭 증가”를 함께 보는 것이 자연스럽다.

정리하면,

Broadcom은 단순한 “AI 네트워크 업체”를 넘어서
“외부 메모리 풀까지 포함한 데이터센터 메모리 패브릭의 기본 뼈대” 역할을 한다.
메모리 풀·계층화가 진행될수록, 이 뼈대 위를 지나는 트래픽과 포트 수는 구조적으로 늘어난다.

 

---

4. Marvell: 메모리 바로 옆을 담당하는 “메모리 패브릭 칩”

Marvell 역시 네트워크 계열이지만, Broadcom보다 메모리 쪽으로 한 칸 더 들어와 있는 포지션이다.
특히 다음 두 영역이 메모리 풀과 직접 연결된다.

4-1. CXL 메모리 패브릭 (Structera 등)

• CPU·가속기와 외부 DRAM/CXL 메모리 모듈을 연결해
  하나의 메모리 풀로 만들어 주는 CXL 컨트롤러·스위치 제품군을 갖고 있다.

• 삼성전자·SK하이닉스·마이크론 등이 만드는
  CXL 메모리 모듈과 CPU/XPU 사이를 실제로 붙여주는 **“메모리 브리지”**에 가깝다.
  
  

4-2. 포토닉 패브릭 (Celestial AI 인수)

• 전기 대신 **빛(광)**으로 메모리–연산 사이를 연결하는
  **포토닉 패브릭 칩렛(Photonic Fabric)**을 인수해 전개 중이다.

• 장기적으로는 메모리 풀과 XPU 패키지 안팎을
  광 패브릭으로 엮는 구조까지 염두에 두고 있다.
  
  

메모리 계층화 관점에서 보면,

• Broadcom이 데이터센터 전역을 이더넷 패브릭으로 묶어 준다면,

• Marvell은 그 패브릭의 **“메모리 쪽 끝단”**에서
  CXL·포토닉을 통해 메모리 풀 자체를 만들고 붙이는 역할을 담당하는 셈이다.
  
  

따라서 Marvell은,

“메모리가 풀로 깔릴수록, 그 풀을 제어하고 묶어 주는 칩의 가치가 올라간다”
라는 방향에서 구조적 수혜를 받는 포지션이라고 정리할 수 있다.

 
Broadcom이 DC 전역 이더넷 패브릭에서 지배적 위치를 차지하고 있다면,

Marvell은 같은 네트워킹 포트폴리오를 바탕으로 하면서도, CXL 메모리 컨트롤러·XPU-attached·포토닉 패브릭 등 ‘메모리·XPU 인접 구간’에서의 존재감을 더 키우는 전략에 무게를 두고 있다.

---

5. Credo Technology: 케이블 회사가 아니라 “메모리 계층의 물리 레이어”

겉으로 보면 Credo는 **구리선(AEC)·광케이블(ALC, ZF Optics)**을 파는 인터커넥트 업체에 가깝다.

 하지만 최근 분기부터는 메모리 계층화 측면에서의 역할이 훨씬 더 뚜렷해지고 있다.

5-1. Weaver: HBM과 DDR을 이어주는 “메모리 전용 게이트웨이”

앞서 정리했듯이 Weaver는 새로운 메모리 칩이 아니다.
보다 정확한 표현은 다음과 같다.

**HBM만으로 부족해진 XPU에,
값싸고 많은 DDR 메모리를 “대용량으로 붙여 주는 전용 배선·연결 칩”**이다.

 

• HBM은 빠르지만 비싸고 부족한 메모리

• DDR은 상대적으로 느리지만 싸고 많이 깔 수 있는 메모리
  
  

Weaver는 이 둘을 잇는 전용 고속도로 역할을 수행한다.

이 구조를 사용하면,

• 자주 쓰는 핵심 데이터는 HBM에 두고,

• KV 캐시·히스토리·덜 자주 쓰는 파라미터는 DDR 풀에 두는 식으로
  **메모리 계층화(티어링)**가 자연스럽게 구현된다.
  
  

특히 추론 워크로드에서는,

• 동일한 XPU 수로 더 많은 세션을 처리하고,

• 더 긴 컨텍스트를 지원하며,

• 비디오/자율주행처럼 상태를 많이 들고 있어야 하는 서비스에서
  **“한 번에 들고 있을 수 있는 정보량”**을 크게 늘려 준다.
  
  

즉, Weaver는 메모리 계층화의 논리 레이어에서 직접적인 수혜를 받는 제품이다.

5-2. AEC·ALC·Zero-Flap Optics: 메모리 트래픽을 실어 나르는 물리 레이어

문제는 DDR 풀·CXL 메모리 박스가 늘어날수록,
Weaver 뒤쪽에 실제로 깔아야 하는 연결 경로가 기하급수적으로 많아진다는 점이다.

이때 Credo의 다른 제품들이 메모리 스토리와 자연스럽게 연결된다.

1. AEC (Active Electrical Cable)

   • 7m 안쪽 랙–랙·랙–보드 구간에서
     고신뢰·저전력 구리 케이블로 연결하는 제품이다.

   • XPU 보드와 인접한 메모리 쉘프·CXL 박스를 잇는
     “짧은 메모리 링크”에 적합하다.
     
     

2. ALC (Active LED Cable)

   • Micro-LED를 광원으로 사용해 최대 30m 도달 가능한
     더 얇고 긴 광 케이블이다.

   • 랙–랙, 로우(row) 단위로 흩어진
     메모리 노드·XPU 랙을 잇는 Row-scale 메모리 패브릭에 맞는다.
     
     

3. Zero-Flap Optics (ZF Optics)

   • 데이터센터 전역에서 레이저 기반 광 모듈을 더 안정적으로 쓰게 해 주는 솔루션이다.

   • 링크 상태 텔레메트리를 통해 링크 플랩을 사전에 감지·완화함으로써,
     대규모 inference 클러스터·메모리 패브릭 전체의 안정성을 높이는 역할을 한다.
     
     

정리하면, Credo는

• 위로는 Weaver로 HBM–DDR 계층화를 돕고,

• 아래로는 AEC·ALC·ZF Optics로
  DDR 풀·CXL 박스·메모리 쉘프까지 이어지는 실제 물리 경로를 책임지는 구조이다.
  
  

즉, 단순한 케이블 회사가 아니라,

“메모리 풀을 향한 길을 실제로 깔아 주는 물리 레이어”와
“HBM 한계를 DDR로 우회시키는 논리 레이어”를 동시에 가진 회사

 

로 보는 편이 훨씬 정확하다.

---

6. 정리: 메모리 비트만 보지 말고, “메모리 패브릭 체인” 전체를 보자

강조하고 싶은 메시지는 다음 한 문장으로 요약된다.

이번 AI 사이클에서 진짜 변화는
‘HBM 몇 스택을 더 붙이느냐’가 아니라,
메모리가 데이터센터 전체로 풀링되고,
그 풀을 네트워크 패브릭과 케이블이 하나의 계층으로 묶는 구조이다.

 

이 관점에서 메모리 풀·계층화의 밸류 체인을 나누면 대략 다음과 같다.

1. 메모리 비트 계층

   • HBM, DDR/SOCAMM, CXL 메모리, QLC SSD/HBF 등
     → 삼성전자, SK하이닉스, 마이크론 등
     
     

2. 메모리 패브릭·컨트롤 계층

   • Broadcom: AI 이더넷 패브릭 스위치/라우터

   • Marvell: CXL 메모리 컨트롤러·포토닉 패브릭, XPU-attached 솔루션

   • Credo Weaver: HBM–DDR 메모리 계층화 Gearbox
     
     

3. 물리 인터커넥트 계층(구리·광)

   • Credo AEC·ALC·ZF Optics 등

   • 기타 PAM4/Coherent DSP + 케이블 벤더
     
     

이 글에서 특히 강조하고 싶은 포인트는 세 가지이다.

1. 메모리 풀·계층화는 메모리 업체만의 스토리가 아니다.
   외부 메모리 풀을 깔려면, 그 메모리를 향한 길(네트워크·케이블·컨트롤러)이 함께 깔려야 한다.
   
   

2. Broadcom·Marvell·Credo는 이 “메모리 패브릭”의 서로 다른 층을 담당하는 동반 수혜주이다.

   • Broadcom: 데이터센터 전체를 묶는 이더넷 뼈대

   • Marvell: 메모리 풀 자체를 만드는 CXL·포토닉 패브릭

   • Credo: HBM–DDR 계층화(Weaver) + 메모리 트래픽이 지나는 실제 물리 경로(AEC·ALC·ZF)
     
     

3. 특히 추론(inference) 시대에는 “얼마나 싼 메모리를 얼마나 많이, 얼마나 멀리까지 붙일 수 있느냐”가 관건이며,
   이때 메모리 풀·계층화와 네트워크 계층 수혜는 분리해서 볼 수 없는 구조가 된다.
   
   

Credo Technology

Marvell Technology

Broadcom

마지막 정리

• Broadcom: DC 이더넷 패브릭 볼륨 레버리지

• Marvell: CXL·XPU-attached·포토닉 = 메모리·XPU 인접 패브릭 레버리지

• Credo: 메모리–네트워크 경계에서의 물리·논리 커넥티비티 니치 레버리지
  

=끝