그간 여기저기 흩뿌려놨던 MLCC 관련 자료를 긁어모아 하나로 엮어서 정리해본다.
생각정리 335 (* Stateful AI Factory, Memory, MLCC)
생각정리 331 (* CY 2Q26 Review. Memory, Passive Components)
MLCC (Feat, 삼성전기, 무라타)
생각정리 268 (* AI Components Up-cycle -1)
생각정리 269 (* AI Components Up-cycle -2)
생각정리 270 (* AI Components Up-cycle -3)
생각정리 271 (* AI Components Up-cycle -4)
생각정리 280 (* AI Components Up-cycle -5)
AI Agent 시대, 왜 고용량·저임피던스 MLCC가 중요해지는가
기준일: 2026년 8월 11일
들어가며: AI가 발전할수록 왜 작은 세라믹 부품이 중요해지는가
AI와 MLCC는 처음 보면 서로 관계가 없는 산업처럼 보인다. AI는 GPU, HBM, 데이터센터처럼 거대한 컴퓨팅 시스템의 이야기이고, MLCC는 회로기판 위에 붙어 있는 손톱보다 훨씬 작은 수동부품이기 때문이다.
그러나 둘 사이에는 전력 공급이라는 명확한 연결고리가 있다.
AI가 발전할수록 GPU와 AI ASIC은 더 많은 연산을 수행한다. 연산량이 늘어나면 소비전력이 커지고, 특히 최근 AI 가속기는 매우 낮은 전압에서 큰 전류를 사용하기 때문에 전압을 안정적으로 유지하는 일이 점점 어려워진다.
여기서 AI 가속기, Accelerator란 AI 계산을 빠르게 처리하기 위해 설계된 반도체를 통칭한다. NVIDIA와 AMD의 GPU뿐 아니라 Google TPU, AWS Trainium, Microsoft Maia처럼 특정 AI 연산에 맞춰 설계된 ASIC도 포함된다.
더 중요한 것은 GPU가 전기를 일정한 속도로 사용하는 것이 아니라는 점이다. 어떤 순간에는 많은 연산회로가 동시에 활성화되면서 전류 요구량이 급격하게 증가하고, 다른 순간에는 다시 감소한다. 즉 AI 반도체는 단순히 전기를 많이 사용하는 장치가 아니라 매우 큰 전류를 아주 빠르게 변화시키는 장치이기도 하다.
AI Agent 시대에는 이 문제가 더욱 중요해질 가능성이 있다.
기존 AI가 사용자의 질문을 받고 한 번 답하는 비교적 짧은 작업이었다면, Agent는 하나의 목적을 처리하기 위해 계획을 세우고, 추론하고, 외부 도구를 사용하고, 결과를 확인한 뒤 다시 연산한다. 잘못된 결과가 나오면 재검색과 검증도 반복한다.
이전글에서 정리했듯 AI의 발전은 Stateless AI에서 Stateful AI로 이동하고 있다. 단순히 질문 한 번에 답변 한 번을 생성하는 것이 아니라, 수시간에서 수일 동안 Context와 State를 유지하며 업무를 수행하는 형태로 바뀌고 있다는 의미이다.
이 과정에서는 GPU만 계속 작동하지 않는다.
GPU 추론 → CPU 작업조정 → Tool·API 호출 → Memory·Storage 검색 → Network 통신 → GPU 재연산 → 결과 검증
순으로 CPU, GPU, Memory, Network, Storage가 서로 다른 시점에 활성화된다. 이에 따라 Agent 확산은 데이터센터 전력 사용량을 늘리는 것뿐 아니라, 전력 사용의 시간적인 패턴도 더 복잡하게 만들 수 있다. 즉, Agent 확산을 단순 전력 소비 증가가 아니라 빠르게 변화하는 전력부하를 안정적으로 제어하는 문제로 연결하고 있다.
결국 AI 데이터센터가 해결해야 하는 문제는 단순히
“얼마나 많은 전력을 확보할 수 있는가”
에서 한 단계 더 나아가,
“GPU가 원하는 바로 그 순간에 필요한 만큼의 전류를 얼마나 빠르고 안정적으로 전달할 수 있는가”
로 확장된다.
그리고 이 아주 짧은 시간의 전력공급을 담당하는 핵심 부품 가운데 하나가 MLCC, Multi-Layer Ceramic Capacitor, 즉 적층세라믹콘덴서이다.
먼저 수요 추정의 핵심부터 보면
이번 분석에서는 NVIDIA, AMD, Google·AWS·Microsoft·Meta 등의 AI ASIC 출하량과 평균 소비전력을 연결해 2025~2030년 AI 가속기 관련 MLCC 수요를 추정했다.
다만 아래 수치는 데이터센터 전체의 모든 MLCC가 아니라 AI 가속기와 이를 구동하는 Compute Board·HBM·CPU·Network·Power Delivery를 중심으로 한 Core TAM이다. 별도의 Storage Rack, CPU 전용 Rack, 광통신장비와 외부 전력변환장치까지 포함하면 실제 AI 데이터센터 전체 수요는 더 커질 수 있다.
여기서 Power-scaling 수요는 GPU와 ASIC 전력이 늘어난 만큼 MLCC 개수가 같은 비율로 증가한다고 본 값이다. 그러나 실제로는 100µF급 고용량 MLCC 한 개가 여러 개의 소용량 MLCC를 대체하고, Low-ESL 제품과 Silicon Capacitor가 일부 기능을 통합할 수 있다.
 |
| 메리츠증권 Silicon Capacitor |
따라서 2030년의 3,320억 개는 물리적 전력 증가를 그대로 반영한 상단값에 가깝다. 기술통합을 반영한 투자 Base Case는 2,700~3,000억 개, 금액으로는 20억~22억 달러 정도가 더 적절하다고 판단한다.
본 추정에는 정확한 추정을 위해 TrendForce 전망수치는 사용하지 않았다. (*바보니까)
1. GPU의 전력 문제를 First Principle에서 생각해보자
전압, 전류, 전력은 무엇인가
전기 문제를 이해하려면 먼저 전압, 전류, 전력의 관계부터 볼 필요가 있다.
전압, Voltage는 전기를 밀어내는 힘이다. 물에 비유하면 수압에 가깝다.
전류, Current는 실제로 얼마나 많은 전기가 흐르는지를 나타낸다. 수도관을 통해 단위시간당 지나가는 물의 양과 비슷하다. 단위는 Ampere, 즉 A이다.
전력, Power는 전자부품이 실제로 소비하는 에너지의 속도이다. 단위는 Watt, 즉 W이다.
세 변수의 관계는 다음과 같다.
P = V × I
전력 P는 전압 V와 전류 I를 곱한 값이다.
예를 들어 GPU가 0.8V의 전압에서 1,000W를 소비한다고 가정해보자.
I = 1,000W ÷ 0.8V = 1,250A
GPU에는 1,250A라는 매우 큰 전류가 필요하다.
AI 반도체의 전원설계가 어려운 이유는 여기서 시작된다. 반도체의 동작전압은 낮아지는 반면 한 개의 Chip이 소비하는 전력은 계속 증가한다. 따라서 전력식을 그대로 적용하면 전류가 빠르게 커질 수밖에 없다.
전압 하락 + 소비전력 증가 → 전류 급증
삼성전기는 AI 서버의 GPU와 CPU가 약 0.8V의 낮은 전압에서 수천 A의 전류를 사용할 수 있으며, AI 서버가 범용 서버보다 훨씬 많은 MLCC를 사용한다고 설명한다. (삼성전기 AI Industry 대응전략)
즉 고성능 AI Processor는 본질적으로 저전압·대전류 장치이다.
여기서 Processor는 연산을 담당하는 반도체를 통칭한다. GPU, CPU, AI ASIC 등이 모두 포함된다.
GPU는 전류를 일정하게 사용하지 않는다
GPU가 항상 1,250A를 일정하게 사용하는 것은 아니다. 어떤 연산회로가 활성화되는가에 따라 전류가 짧은 시간 안에 크게 달라진다.
예를 들어 GPU가 500A를 사용하다가 갑자기 복잡한 연산을 시작하면서 800A를 요구할 수 있다. 이 경우 300A의 전류 변화가 발생한다.
이처럼 전류 요구량이 계단처럼 갑자기 바뀌는 현상을 Current Step 또는 Step Load라고 한다. 매우 짧은 시간 동안 나타나는 변화라는 의미에서 Current Transient, 과도전류라고도 부른다.
AMD의 공식 전원설계 문서도 Processor가 Switching Event, 즉 내부 연산회로가 켜지고 꺼지는 순간에 Dynamic Current를 요구하며, Core Rail의 Current Step이 커질수록 더 많은 Decoupling이 필요하다고 설명한다. (AMD Current Step Load Assumptions)
여기서 Rail은 특정 전압을 사용하는 전원선이다. GPU 내부에서도 Core, Memory, I/O 등 기능별로 서로 다른 전압 Rail을 사용한다.
문제는 GPU에 전기를 공급하는 장치가 이러한 전류 변화에 즉시 반응할 수 없다는 점이다.
VRM은 큰 물펌프, MLCC는 GPU 옆의 작은 물탱크이다
GPU에 필요한 낮은 전압을 만들어주는 장치를 VRM, Voltage Regulator Module이라고 한다. 한국어로는 전압조정모듈이다.
VRM은 서버에서 공급되는 비교적 높은 전압을 GPU가 사용하는 낮은 전압으로 바꾸고, GPU가 요구하는 전류를 지속적으로 공급한다. 물에 비유하면 GPU에 물을 보내는 큰 펌프와 비슷하다.
그러나 GPU가 갑자기 수백 A의 전류를 더 요구한다고 해서 VRM이 같은 순간에 바로 출력을 높일 수는 없다. 전압변화를 감지하고 제어회로가 반응해 출력을 조절하기까지 매우 짧지만 분명한 시간이 필요하다.
그 사이 GPU 전압이 떨어질 수 있다.
그래서 GPU 바로 가까이에 Capacitor, 커패시터를 배치한다.
커패시터는 전하를 저장했다가 필요할 때 매우 빠르게 내보내는 부품이다. 배터리가 많은 에너지를 오랜 시간 공급하는 저장장치라면, GPU 주변의 커패시터는 상대적으로 적은 에너지를 극히 짧은 시간에 빠르게 충전하고 방전하는 작은 저장탱크에 가깝다.
첨부 원문에서도 Capacitor의 기본 역할을 전기를 저장했다가 IC가 필요로 할 때 빠르게 방출해 전원을 안정시키는 것으로 설명하고 있다.
실제 과정은 다음과 같다.
GPU의 전류 요구 급증
→ VRM은 아직 완전히 반응하지 못함
→ GPU 바로 옆 MLCC가 저장해둔 전류를 먼저 공급
→ 이후 VRM이 필요한 출력을 지속적으로 공급
이렇게 Processor 주변에서 순간적인 전원변동을 흡수하는 역할을 Decoupling이라고 한다. 여기에 사용하는 커패시터를 Decoupling Capacitor라고 부른다.
따라서 MLCC는 단순히 전기를 저장하는 부품이 아니다.
VRM이 반응하지 못하는 극히 짧은 시간 동안 GPU가 필요한 전류를 먼저 공급해주는 Local Energy Buffer, 즉 GPU 바로 옆의 초고속 전기 저장탱크라고 이해하는 것이 가장 쉽다.
2. 정전용량이 크기만 하면 충분한가
정전용량은 전기를 얼마나 저장할 수 있는지를 뜻한다
커패시터가 얼마나 많은 전하를 저장할 수 있는지를 Capacitance, 정전용량이라고 한다. 단위는 Farad이며, MLCC에서는 보통 µF, 즉 마이크로패럿을 사용한다.
정전용량이 클수록 같은 전압에서 더 많은 전하를 저장할 수 있다.
Q = C × V
여기서 Q는 저장된 전하량, C는 정전용량, V는 커패시터 양단의 전압이다.
GPU가 갑자기 추가 전류를 요구했을 때 필요한 최소 정전용량은 다음과 같이 생각할 수 있다.
Cmin = (ΔI × Δt) ÷ ΔV
각 기호의 의미는 어렵지 않다.
예를 들어 GPU가 추가로 500A를 100ns 동안 요구하고, 허용할 수 있는 전압하락이 16mV라고 가정해보자.
여기서 100ns는 1억분의 10초이고, 16mV는 0.016V이다.
Cmin = (500A × 100ns) ÷ 0.016V = 0.003125F
0.003125F는 3.125mF, 또는 3,125µF이다.
100µF MLCC의 명목용량만 단순 비교하면 약 31개에 해당한다. 그러나 이것은 물리적 최소치를 단순화한 계산일 뿐이다.
실제 AI 서버에는 GPU Core뿐 아니라 HBM, CPU, NIC, DPU, NVLink Switch 등 서로 다른 전원 Rail이 다수 존재한다. 온도와 생산편차, 노화, DC Bias에 따른 용량 감소도 고려해야 한다.
또한 모든 주파수의 전류변화를 100µF MLCC 하나가 처리할 수 있는 것도 아니다. 서로 다른 용량과 특성을 가진 많은 커패시터가 시간대별·주파수별로 역할을 나눠야 한다.
그래서 하나의 대형 커패시터 대신 여러 종류의 MLCC와 Polymer Capacitor, Silicon Capacitor를 함께 사용한다.
명목용량과 실제 사용 가능한 용량은 다르다
제품표면에 100µF라고 표시되어 있어도 GPU 회로에서 실제로 100µF가 그대로 유지되는 것은 아니다.
BaTiO₃, 즉 티탄산바륨을 사용하는 고용량 MLCC는 직류전압이 인가되면 정전용량이 감소할 수 있다. 이를 DC Bias 특성이라고 한다.
온도, 사용기간, 생산편차도 실제 용량에 영향을 준다.
실제 유효 정전용량은 개념적으로 다음과 같이 볼 수 있다.
Ceff = Cnominal × DC Bias 계수 × 온도계수 × 노화계수 × 공차계수
Cnominal은 제품에 표시된 명목용량이고, Ceff는 실제 사용조건에서 남아 있는 유효용량이다.
예를 들어 명목용량은 100µF이지만, 동작전압과 고온환경에서 실제로 50µF만 남는다면 GPU 전원설계에서 의미가 있는 값은 100µF가 아니라 50µF이다.
따라서 AI용 MLCC에서는 단순히 “몇 µF 제품인가”보다 실제 전압과 온도에서 얼마나 많은 용량을 유지하는가가 중요하다.
3. 인덕턴스는 전류의 관성이다
정전용량이 충분하더라도 저장된 전류를 GPU가 원하는 속도로 꺼내지 못하면 의미가 없다.
여기서 중요한 개념이 Inductance, 인덕턴스이다.
인덕턴스는 가장 쉽게 말하면 전류가 갑자기 변하려 할 때 그 변화를 방해하는 성질이다.
저항과 비교하면 이해하기 쉽다.
물이 긴 관을 따라 흐르고 있을 때 유량을 갑자기 두 배로 늘리려고 해도 즉시 바뀌지 않는다. 이미 흐르고 있는 물이 기존 상태를 유지하려는 관성을 갖기 때문이다.
전류도 비슷하다. 배선에 인덕턴스가 존재하면 전류는 기존 흐름을 유지하려 하고, 갑작스러운 변화에 저항한다.
인덕턴스로 발생하는 전압은 다음 관계를 가진다.
VL = L × (ΔI ÷ Δt)
L은 인덕턴스이고, ΔI ÷ Δt는 전류가 얼마나 빠르게 변하는지를 뜻한다. 흔히 dI/dt라고 표현한다.
같은 300A의 변화라도 1초 동안 변하는 것과 1나노초 동안 변하는 것은 완전히 다르다. 변화시간이 짧을수록 dI/dt가 커지고, 인덕턴스로 인한 전압변동도 커진다.
예를 들어 전류가 흐르는 전체 경로의 인덕턴스가 100pH이고 전류 변화속도가 1A/ns라고 가정해보자.
VL = 100pH × 1A/ns = 0.1V
0.8V로 작동하는 GPU에서 0.1V의 순간변동은 매우 큰 값이다.
따라서 AI GPU에서는 아주 작은 인덕턴스도 무시할 수 없다.
Loop는 전류가 나갔다 돌아오는 전체 경로이다
전류는 MLCC에서 GPU로 이동하고 끝나는 것이 아니다. 반드시 다시 MLCC 쪽으로 돌아온다.
전류의 경로는 대략 다음과 같다.
MLCC의 +단자
→ Power Trace와 Via
→ GPU
→ Ground Plane과 Via
→ MLCC의 -단자
이렇게 전류가 나갔다가 다시 돌아오는 닫힌 경로를 Current Loop라고 한다.
여기서 PCB는 Printed Circuit Board, 즉 인쇄회로기판이다. PCB 위에서 전기가 수평으로 이동하는 금속배선을 Trace라고 하고, PCB의 서로 다른 층을 수직으로 연결하는 금속통로를 Via라고 한다.
Ground는 전류가 다시 돌아오는 기준 경로이다. 일상적으로는 접지라고 번역되지만, 이 문맥에서는 전류의 귀환도로라고 이해하는 것이 더 쉽다.
MLCC와 GPU가 멀리 떨어져 있거나, 전류가 나가는 경로와 돌아오는 경로가 넓게 벌어져 있으면 Loop의 면적이 커진다. 그러면 Loop Inductance, 즉 전체 왕복경로가 가진 인덕턴스도 증가한다.
Distance 감소 → Loop Area 감소 → Loop Inductance 감소
따라서 MLCC를 GPU 가까이에 배치하는 진짜 목적은 단순히 물리적 거리를 줄이는 데 있지 않다.
전류가 이동하고 돌아오는 전체 Loop를 작게 만들어 기생 인덕턴스를 낮추는 것이 핵심이다.
 |
| 메리츠증권 |
이 때문에 AI Processor용 커패시터는 PCB 표면에서 GPU 바로 아래로, 더 나아가 Package나 기판 내부로 계속 이동하고 있다.
4. 낮은 임피던스란 무엇인가
GPU 전원설계에서 자주 등장하는 용어가 Impedance, 임피던스이다.
임피던스는 변화하는 전류가 흐르기 어려운 정도를 나타낸다.
직류가 일정하게 흐르는 단순한 회로에서는 Resistance, 즉 저항이 중요하다. 그러나 GPU처럼 전류가 아주 빠르게 변하는 회로에서는 저항만으로 전기의 흐름을 설명할 수 없다.
실제 커패시터에는 다음 세 요소가 동시에 존재한다.
Capacitance, C는 전기를 저장하는 능력이다.
ESR, Equivalent Series Resistance는 실제 MLCC 내부와 연결부가 가진 작은 저항이다.
ESL, Equivalent Series Inductance는 MLCC 내부전극, 외부단자, 납땜부와 Via 등이 가진 작은 인덕턴스이다.
이 세 가지를 종합해 특정 주파수에서 전류가 얼마나 쉽게 흐를 수 있는지를 나타내는 값이 임피던스이다.
GPU 전압변동도 개념적으로 세 부분으로 나눌 수 있다.
전체 전압변동 ≈ 인덕턴스 손실 + ESR 손실 + 정전용량 부족
조금 더 구체적으로 쓰면 다음과 같다.
ΔVtotal ≈ Lloop × (ΔI ÷ Δt) + ESR × ΔI + (ΔI × Δt) ÷ Ceff
첫 번째 항은 전류가 너무 빠르게 변할 때 인덕턴스 때문에 발생하는 전압변동이다.
두 번째 항은 큰 전류가 실제 저항을 지나면서 생기는 즉각적인 전압손실이다.
세 번째 항은 커패시터에 저장된 전하가 소모되면서 발생하는 전압하락이다.
따라서 GPU용 MLCC는 세 조건을 동시에 만족해야 한다.
정전용량은 커야 하고, ESR은 낮아야 하며, ESL도 낮아야 한다.
이것이 AI 서버용 MLCC에서 High Capacitance와 Low Impedance가 동시에 요구되는 이유이다.
주파수에 따라 중요한 특성이 달라진다
여기서 Frequency, 주파수는 전류와 전압이 얼마나 빠르게 변하거나 반복되는지를 뜻한다.
전류변화가 느린 영역에서는 정전용량 C가 임피던스를 결정한다. 충분한 전하를 저장하고 있어야 비교적 긴 시간 동안 전류를 공급할 수 있다.
중간 주파수에서는 ESR이 중요해진다. 큰 전류가 저항을 통과하면서 생기는 손실을 줄여야 한다.
매우 빠른 고주파 영역에서는 ESL이 성능을 좌우한다. 인덕턴스가 크면 MLCC가 전하를 많이 가지고 있어도 원하는 순간에 빠르게 꺼내주지 못한다.
MLCC가 커패시터로서 가장 효율적으로 작동하다가, 어느 주파수 이상에서 인덕터처럼 행동하기 시작하는 지점을 Self-Resonant Frequency, 자기공진주파수라고 한다.
fSRF = 1 ÷ [2π × √(ESL × C)]
C만 크게 만들고 ESL을 줄이지 못하면 자기공진주파수가 낮아질 수 있다. 낮은 주파수에서는 유리하지만 높은 주파수에서는 커패시터 역할을 더 빨리 잃게 되는 것이다.
따라서 AI 전원망에는 고용량 MLCC 하나만 배치하는 것이 아니라, 서로 다른 용량과 공진주파수를 가진 커패시터를 조합한다.
Target Impedance는 허용 가능한 최대 임피던스이다
GPU 전력설계에서는 Target Impedance, 목표 임피던스라는 개념을 사용한다.
이는 GPU가 순간적으로 전류를 크게 바꾸더라도 허용된 범위 안에서 전압을 유지하기 위해, 전원공급망의 임피던스가 얼마 이하로 낮아야 하는지를 뜻한다.
Ztarget = 허용 가능한 전압변동 ÷ 순간 전류변화
예를 들어 0.8V 전원에서 허용 가능한 전압변동이 16mV이고, GPU의 순간적인 전류증가가 500A라면 목표 임피던스는 다음과 같다.
Ztarget = 0.016V ÷ 500A = 32µΩ
Current Step이 1,000A로 두 배가 되면 목표 임피던스는 16µΩ으로 절반이 된다.
즉 GPU의 순간 전류요구가 커질수록 전원공급망은 더 낮은 임피던스를 가져야 한다.
AMD 역시 허용 가능한 Voltage Ripple과 Step Load를 기준으로 Target Impedance를 계산하고, MLCC가 작동하는 주파수 범위에서 PDN의 임피던스를 목표값 이하로 유지해야 한다고 설명한다. (AMD Target Impedance)
여기서 PDN, Power Delivery Network는 VRM에서 PCB, Package, Processor와 Ground를 거쳐 다시 돌아오는 전체 전력전달망이다.
MLCC 하나만 좋아서는 충분하지 않다. MLCC의 외부전극, 납땜부, Via, PCB 전원층과 배치까지 모두 포함한 전체 경로의 임피던스가 낮아야 한다.
5. Agent 시대는 왜 이러한 특성을 더 요구하는가
AI 수요의 단위가 Query에서 Job으로 바뀐다
기존 AI 서비스에서는 사용자 한 명이 질문을 입력하면 모델이 답을 생성하고 작업이 끝나는 경우가 많았다.
Agent는 다르다.
하나의 사용자 의도를 처리하기 위해 여러 단계의 연산을 반복한다.
Plan
→ Reasoning
→ Tool Call
→ Observation
→ Verification
→ Retry
→ State Update
여기서 State는 Agent가 업무를 수행하며 유지하는 현재 상태와 과거 정보를 의미한다. 무엇을 이미 수행했는지, 어떤 결과가 실패했는지, 다음에는 무엇을 해야 하는지를 기억해야 한다.
Context는 모델이 현재 판단에 사용하는 문맥정보이다.
KV Cache는 AI가 이미 읽고 계산한 문맥을 다시 처음부터 계산하지 않도록 GPU Memory에 저장해두는 중간 계산결과이다.
기존의 Stateless AI가 짧은 질문과 답변을 처리했다면, Stateful Agent는 수시간 또는 수일 동안 작업상태를 유지한다. 이에 따라 GPU HBM에는 Model Weight뿐 아니라 Active Context와 KV Cache가 함께 저장되고, Host DRAM과 SSD에는 더 장기적인 작업상태와 검색결과가 축적된다.
결국 AI 수요의 단위가 Query, 즉 질문 한 번에서 Job, 즉 업무 한 건으로 바뀐다.
전체 Agent Compute는 다음과 같이 생각할 수 있다.
Agent Compute ≈ 사용자 수 × 사용자당 업무 수 × 업무당 Step 수 × 동시 실행 Agent 수
Agent의 효율이 개선돼 한 Step당 비용이 낮아지더라도, 사용자 수와 업무 수, 동시 Agent 수가 더 빠르게 증가하면 전체 Compute 수요는 오히려 커질 수 있다.
Agent가 늘어나면 MLCC 수요가 증가하는 두 가지 경로
Agent 확산이 MLCC 수요로 연결되는 경로는 두 가지이다.
첫 번째는 Volume Effect, 즉 AI 서버와 AI Rack의 설치량 증가이다.
더 많은 비개발자가 Agent를 사용하고, 하나의 사용자가 여러 Agent를 동시에 실행하며, 한 업무가 수십~수백 번의 추론과 검증을 발생시키면 더 많은 GPU와 ASIC이 필요해진다.
More Agents → More Workload → More Accelerators → More AI Racks
두 번째는 Content Effect, 즉 가속기 한 개와 Rack 한 대에 들어가는 MLCC의 성능과 금액이 증가하는 효과이다.
더 많은 Agent를 처리하기 위해 GPU와 ASIC의 연산성능, HBM 용량, Network 대역폭이 커지면 소비전력과 전류도 증가한다. Current Step이 커지면 Target Impedance가 낮아지고, 더 높은 유효 정전용량과 더 낮은 ESL이 필요해진다.
Higher Processor Power + Lower Core Voltage
→ Higher Current and Current Step
→ Lower Target Impedance
→ Higher Effective Capacitance + Lower ESL + Closer Placement
따라서 Agent 사용량이 늘어난다고 GPU 한 개에 들어가는 MLCC 수가 직접 비례해 증가한다고 보는 것은 정확하지 않다.
보다 강한 수요경로는 가속기 설치량 증가와 가속기당 MLCC Value Content 상승이 동시에 나타나는 것이다.
데이터센터 전체의 전력변동과 GPU 주변 전류변동은 다르다
Agentic Inference에서는 GPU가 추론한 뒤 CPU가 작업을 조정하고, Network와 Storage가 데이터를 가져온 다음 GPU가 다시 연산한다.
이 과정에서 GPU, CPU, Memory, Network, Storage가 항상 동시에 최대출력으로 작동하지 않는다. 서로 다른 시점에 활성화되면서 동적인 전력패턴이 발생할 수 있다.
다만 데이터센터 전체에서 나타나는 전력변동과 GPU Chip 주변에서 나타나는 전류변동은 서로 다른 시간축의 문제이다.
GPU 내부의 수 나노초에서 마이크로초 단위 변화는 Processor에 매우 가까운 On-die Capacitor, Silicon Capacitor와 MLCC가 처리한다.
 |
| 메리츠증권 Silicon Capacitor |
수십 마이크로초에서 밀리초 수준의 변화는 MLCC, Polymer Capacitor와 VRM이 함께 처리한다.
Rack 전체에서 수십 밀리초에서 수초 동안 발생하는 Power Swing은 대용량 Capacitor, UPS와 BESS가 대응한다.
여기서 UPS는 정전이나 전압변동이 발생했을 때 전력을 유지하는 무정전전원장치이고, BESS는 배터리 기반 대규모 에너지저장장치이다.
NVIDIA가 Vera Rubin Rack에 대규모 Energy Buffer와 Power Smoothing을 적용하는 것은 Rack 차원의 전력변동을 줄이기 위한 것이다. GPU 주변의 MLCC와는 다른 부품이지만, AI Workload의 빠른 전력변동 자체가 시스템 설계문제로 커지고 있다는 점은 동일하다. (NVIDIA Vera Rubin Platform)
6. MLCC는 어떻게 구성되는가
MLCC는 기본적으로 세라믹 유전체와 금속전극을 수백 층 쌓아 만든 부품이다.
일반적인 커패시터는 두 개의 전극판 사이에 절연체가 들어간 구조이다. 이 절연체를 Dielectric, 유전체라고 한다.
유전체는 전류를 그대로 통과시키지는 않지만, 내부의 전하분포가 외부 전기장에 반응해 전기에너지를 저장할 수 있게 한다.
MLCC에는 주로 BaTiO₃, 티탄산바륨이라는 세라믹이 사용된다. BaTiO₃는 외부 전기장에 잘 반응하는 높은 유전율을 가지고 있어 작은 공간에 많은 전하를 저장하는 데 유리하다.
내부에는 얇은 Ni, 즉 니켈 전극이 반복적으로 들어간다. 유전체층과 내부전극층을 수백 번 쌓은 뒤 양쪽 외부전극에 번갈아 연결하면 작은 커패시터들이 병렬로 연결된 것과 같은 효과가 발생한다.
첨부 원문에서도 MLCC를 BaTiO₃ 기반 유전체층, Ni 내부전극과 외부전극으로 구성된 다층부품으로 설명하고 있다.
MLCC의 정전용량은 단순화하면 다음과 같이 볼 수 있다.
C ≈ ε₀ × εᵣ × (A ÷ d) × N
ε₀는 진공에서의 기본 유전율이고, εᵣ은 사용한 소재가 전하를 저장하는 능력인 비유전율이다.
A는 내부전극이 서로 겹치는 면적이다.
d는 유전체층의 두께이다.
N은 유효 적층수이다.
같은 크기의 MLCC에서 용량을 키우려면 더 높은 유전율의 소재를 사용하거나, 전극의 겹치는 면적을 넓히거나, 유전체층을 얇게 만들거나, 적층수를 늘려야 한다.
문제는 이 네 방법이 모두 신뢰성과 수율에 부담을 준다는 점이다.
7. 고용량과 Low ESL을 동시에 구현하기 어려운 이유
유전체를 얇게 만들수록 작은 결함이 치명적이 된다
유전체층을 얇게 만들면 같은 크기에서 더 큰 정전용량을 확보할 수 있다.
그러나 동일한 전압이 더 얇은 층에 걸리면 유전체가 받는 전기장은 커진다.
전기장 E = 전압 V ÷ 유전체 두께 d
유전체 두께가 절반으로 줄어들면 같은 전압에서 전기장은 두 배가 된다.
따라서 작은 Pinhole이나 두께편차가 절연파괴로 이어질 가능성이 커진다.
Pinhole은 세라믹층에 생긴 미세한 구멍이다. 절연파괴는 전류를 차단해야 하는 유전체가 더 이상 절연기능을 유지하지 못하는 현상이다.
유전체층이 1µm 이하로 얇아지면 세라믹 입자 하나의 크기나 작은 응집도 무시하기 어려워진다. 따라서 나노 크기의 BaTiO₃ 분말을 균일하게 만들고, 서로 뭉치지 않도록 분산시키는 소재기술이 중요하다.
Slurry와 Green Sheet가 품질을 결정한다
MLCC 생산은 BaTiO₃ 분말을 용매, Binder 등과 섞어 Slurry를 만드는 것에서 시작한다.
Slurry는 세라믹 분말이 균일하게 섞인 걸쭉한 액체이다.
이 Slurry를 매우 얇고 균일하게 펴서 아직 구워지지 않은 세라믹막을 만든다. 이를 Green Sheet라고 한다.
Green Sheet 위에 Ni 전극을 인쇄하고, 수백 장을 정확하게 정렬해 쌓는다. 이후 압력을 가해 하나의 구조로 만든 뒤 작은 Chip 크기로 자른다.
세라믹 입자가 한곳에 뭉치면 그 부분의 두께와 전기적 특성이 달라진다. 내부전극이 끊기거나 표면이 거칠면 유효전극 면적이 줄고, 국부적으로 전기장이 집중될 수 있다.
따라서 고용량 MLCC의 기술력은 최종 완제품보다 먼저 나노입자와 초박막 Sheet를 얼마나 균일하게 만들 수 있는가에서 시작된다.
Murata 역시 MLCC의 핵심 초기공정을 Slurry 분산, Green Sheet 성형, 내부전극 인쇄, 적층과 Press로 설명한다. (Murata Green Sheet Process)
수백 층을 정확하게 쌓는 것은 단순 반복작업이 아니다
Green Sheet와 내부전극을 수백 층 쌓을 때 각 층의 위치가 조금씩 어긋나면 내부전극의 유효면적이 줄어들거나 외부전극과 잘못 연결될 수 있다.
적층수가 늘어날수록 작은 두께편차와 정렬오차가 반복적으로 누적된다.
따라서 600층 제품은 300층 제품보다 단순히 두 배 많은 층을 쌓는 제품이 아니다. 더 정밀한 분말분산, Sheet 두께관리, 전극인쇄, 정렬과 검사기술이 필요하다.
여기서 수율, Yield은 생산한 제품 가운데 규격을 충족해 판매할 수 있는 정상제품의 비율이다.
고용량 제품은 적층수가 많고 공정허용범위가 좁기 때문에 일반제품보다 수율이 낮거나 검사시간이 길어질 수 있다. 이에 따라 같은 한 개를 생산하더라도 일반 MLCC보다 더 많은 생산설비와 시간이 필요할 수 있다.
Ni 전극과 BaTiO₃를 함께 굽는 것이 어렵다
적층과 절단이 끝난 MLCC는 고온에서 구워 단단한 구조로 만든다. 이 공정을 소성, Sintering이라고 한다.
MLCC에서는 BaTiO₃ 유전체와 Ni 내부전극을 함께 구워야 한다. 이를 Co-firing, 동시소성이라고 한다.
문제는 Ni가 산소가 많은 고온환경에서 쉽게 산화된다는 점이다. 니켈이 산화되면 전극의 전기전도성이 나빠진다.
그래서 Ni를 보호하기 위해 산소가 적은 환원분위기에서 소성해야 한다.
그러나 BaTiO₃는 산소가 부족한 환경에서 산소원자가 빠져나가고 Oxygen Vacancy, 산소공공이라는 결함이 생길 수 있다.
산소공공이 많아지면 유전체 내부에서 전하가 이동하기 쉬워지고, 누설전류와 장기 신뢰성 문제가 발생할 수 있다.
구조적으로 보면 다음과 같다.
Ni 산화 방지
→ 저산소 환원분위기 사용
→ BaTiO₃ 내 산소공공 증가 가능성
→ 누설전류·절연저항 악화 위험
이를 해결하려면 소성 후 산소를 다시 공급하는 Re-oxidation, 재산화 공정이 필요하다. 희토류와 다른 첨가제를 이용해 산소공공의 이동을 억제하고 Grain Boundary를 제어하는 소재기술도 중요하다.
Grain은 세라믹을 구성하는 작은 결정입자이고, Grain Boundary는 결정입자 사이의 경계이다. 산소공공과 전하가 이 경계를 따라 움직일 수 있기 때문에 결정립의 크기와 경계구조가 MLCC의 수명과 신뢰성에 큰 영향을 준다.
유전체와 전극의 수축률도 맞아야 한다
고온소성 과정에서 BaTiO₃와 Ni는 모두 수축한다.
그러나 두 소재가 수축하기 시작하는 온도와 수축률이 다르면 내부에 응력이 생긴다. 유전체와 전극이 서로 다른 속도로 줄어들면 층간박리, 내부 Void, 전극단선, Chip 휨이 발생할 수 있다.
Void는 내부의 빈 공간이고, Delamination은 적층된 층과 층이 떨어지는 현상이다.
적층수가 많아질수록 작은 수축률 차이가 수백 번 반복된다. 따라서 초고용량 MLCC의 진입장벽은 단순 적층장비가 아니라 소재조성, 소성온도, 시간, 산소분압과 수축률을 함께 제어하는 공정 Recipe에 있다.
8. Low ESL은 MLCC 내부의 전류길을 짧게 만드는 기술이다
일반적인 MLCC는 Chip 양쪽 끝에 외부전극이 있다. 전류가 한쪽 끝에서 들어와 내부전극을 지나 반대쪽으로 이동한다.
Low ESL MLCC는 전류가 이동하는 내부경로를 더 짧고 넓게 만들도록 구조를 바꾼다.
대표적인 방식이 Reverse Geometry이다.
일반 MLCC보다 외부전극이 마주보는 거리를 짧게 만들어 전류경로와 인덕턴스를 줄이는 구조이다.
또 다른 방식은 3-Terminal MLCC이다. 세 개 이상의 단자를 이용해 전류가 더 짧고 넓은 경로로 흐르게 한다. 여러 전류경로가 병렬로 형성되면서 ESL과 고주파 임피던스를 낮출 수 있다.
삼성전기는 Low-ESL MLCC가 빠른 에너지 전달과 PCB 공간절감을 가능하게 하며, 여러 일반 MLCC를 더 적은 수의 고성능 제품으로 대체할 수 있다고 설명한다. (삼성전기 Low-ESL MLCC)
이 점은 수요를 추정할 때 매우 중요하다.
GPU 전력이 두 배가 된다고 MLCC 개수가 반드시 두 배가 되는 것은 아니다. 고용량·Low-ESL MLCC 하나가 여러 범용제품을 대체할 수 있기 때문이다.
따라서 AI MLCC 시장에서는 단순 MLCC 개수보다 다음 지표가 더 중요해진다.
Rack당 유효 정전용량
Rack당 MLCC 총금액
47µF·100µF 이상 고용량 제품 비중
Low-ESL 제품 비중
Landside·Embedded 제품 비중
9. MLCC는 PCB 표면에서 Processor 바로 아래로 이동한다
GPU 주변의 PCB 표면에는 HBM, 전원모듈, 네트워크 칩과 많은 수동부품이 이미 배치되어 있다. MLCC를 더 가까이 놓고 싶어도 표면공간이 부족해질 수 있다.
그래서 MLCC의 위치가 점점 Processor에 가까워지고 있다.
초기에는 GPU 주변 PCB 표면에 MLCC를 배치했다.
그다음에는 GPU Package 바로 아래의 PCB 뒷면에 배치하는 Landside MLCC가 늘어났다.
더 나아가 MLCC를 PCB나 Package 내부에 넣는 Embedded MLCC가 등장했다.
 |
메리츠증권 Silicon Capacitor
|
Embedded는 부품을 기판 내부에 매립한다는 뜻이다. MLCC를 GPU 바로 아래에 넣으면 전류가 긴 수평경로를 지나지 않고 짧은 수직경로로 이동할 수 있다.
Placement Distance 감소 → Loop Inductance 감소 → Fast Current Response 개선
TAIYO YUDEN은 AI 서버용 1005 size 22µF Embedded MLCC를 양산하고 있다. 여기서 1005 size는 실제 크기가 약 1.0mm × 0.5mm라는 의미이다. (TAIYO YUDEN Embedded MLCC)
Embedded MLCC는 일반 표면실장 제품보다 외부전극의 평탄도와 치수정밀도가 중요하다. 전극 표면이 평평하지 않으면 기판 내부배선과 안정적으로 연결되지 않을 수 있기 때문이다.
기판 안에 들어간 뒤에는 불량품을 교체하기도 어렵다. 따라서 제품 자체의 신뢰성뿐 아니라 PCB를 열과 압력으로 접합하는 Lamination 공정을 견디는 능력도 필요하다.
이러한 제품이 실제 AI Platform에 들어가기 위해서는 고객의 장기간 검증을 통과해야 한다. 이를 Qualification, 고객 품질인증이라고 한다.
결국 AI용 MLCC의 진입장벽은 시제품을 한 번 만드는 능력이 아니다.
높은 수율로 대량생산하고, 고객의 장기 신뢰성 인증을 통과한 뒤, 같은 품질로 장기간 공급하는 능력에서 발생한다.
생각정리 121 (* ABF)
점차 ABF 산업과 비슷해지는 MLCC
10. NVIDIA Rack은 어떻게 발전하고 있는가
AI MLCC 수요를 실제 시스템에 연결하려면 NVIDIA Rack의 발전방향을 볼 필요가 있다.
Rack은 서버와 전원장치, 네트워크 장비를 층층이 설치하는 표준화된 캐비닛이다.
Compute Tray는 GPU와 CPU가 장착된 서랍형 연산모듈이다.
NVLink는 NVIDIA GPU끼리 매우 빠르게 데이터를 주고받게 해주는 고속 연결기술이다.
NVLink Domain은 여러 GPU가 하나의 거대한 가속기처럼 직접 통신할 수 있는 연결범위를 뜻한다.
GB200 NVL72는 72개의 Blackwell GPU를 Rack 단위로 연결한 시스템이다. 18개의 Compute Tray와 9개의 NVLink Switch Tray로 구성된다. (NVIDIA GB200 NVL72)
이후 GB300 NVL72는 72-GPU Rack 구조를 유지하면서 GPU와 Memory 성능을 높이는 방향으로 발전했다.
Vera Rubin NVL72는 72개의 Rubin GPU와 36개의 Vera CPU, 18개의 Compute Tray와 9개의 NVLink Switch Tray로 구성된다. NVIDIA는 하나의 Rubin Rack에 약 130만 개의 부품이 들어간다고 설명한다. (NVIDIA Vera Rubin Platform)
Rubin Ultra NVL576은 이름 때문에 하나의 Rack처럼 보이지만 실제로는 72-GPU Rack 8개를 연결한 576-GPU NVLink Domain이다.
따라서 GB200 NVL72 한 대와 Rubin Ultra NVL576 전체를 단순 비교하면 MLCC 증가율을 과대평가하게 된다. Rubin Ultra NVL576에는 기본적으로 8배 많은 GPU가 들어가기 때문이다.
향후 Kyber 계열에서는 하나의 물리적 Rack에 144개 GPU를 넣는 방향도 제시되고 있다. 이에 따라 GPU 출하량이 늘어도 물리적 Rack 숫자는 GPU 수만큼 증가하지 않을 수 있다.
대신 Rack 한 대가 소비하는 전력과 Rack당 MLCC Value Content가 빠르게 증가하는 구조가 된다.
Rack당 MLCC 공개 추정치
NVIDIA는 Rack별 MLCC BOM을 공식적으로 공개하지 않는다.
여기서 BOM, Bill of Materials는 제품 하나를 만드는 데 들어가는 부품의 종류와 수량을 정리한 부품명세서이다.
CICC가 인용한 공개추정에 따르면 GB200 NVL72 한 Rack에는 약 44.1만 개의 MLCC가 들어가며, MLCC 금액은 약 4,635달러로 추정된다. 이 숫자는 NVIDIA의 공식자료가 아니라 외부 증권사 추정치이다. (CICC 인용자료)
Morgan Stanley 추정을 인용한 보도에서는 Rubin NVL72에 57만 개 이상의 MLCC가 들어가며, Rack당 MLCC Value는 약 4,320달러로 증가하는 것으로 제시된다. 47µF 이상 고용량 제품 비중도 높아지는 것으로 추정된다. (Morgan Stanley 인용 보도)
외부기관마다 BOM에 포함하는 범위가 다를 수 있다.
어떤 추정은 Compute Tray만 포함할 수 있고, 다른 추정은 CPU, NVLink Switch, Power Shelf까지 포함할 수 있다. 계약가격과 유통가격 차이도 존재한다.
따라서 절대 수량은 단일값보다 범위로 보는 것이 적절하다.
동일한 72-GPU Rack 기준으로 보면 GB200에서 Rubin으로 이동하면서 MLCC 수량은 약 25~60% 증가할 가능성이 있다.
하지만 금액은 수량보다 더 빠르게 늘어날 수 있다. 고용량, Low-ESL, Embedded 제품의 비중이 높아지기 때문이다.
11. NVIDIA Rack 숫자만으로는 전체 수요를 계산하기 어렵다
2025년 이후에는 모든 NVIDIA GPU가 NVL72 형태로 판매되는 것이 아니다.
일부는 HGX Board, PCIe Card, 다른 서버형태로 공급된다. 또한 향후에는 한 Rack에 72개가 아니라 144개의 GPU가 들어갈 수 있다.
따라서 물리적 Rack 수만으로 MLCC 수요를 추정하면 오차가 커진다.
이번 모델에서는 NVIDIA Rack의 공개 MLCC 수량을 기준점으로 사용하되, 최종 계산은 다음 방식으로 진행했다.
MLCC 수요 = AI 가속기 출하량 × 평균 가속기 전력 × 전력당 MLCC 수량
이 방식은 Rack 형태가 바뀌더라도 가속기 전력 증가와 전원부품 수요를 연결할 수 있다는 장점이 있다.
12. MLCC 수요 모델의 기준점
CICC 추정에서 GB200 NVL72 한 Rack의 MLCC 수량은 약 44.1만 개이고 Rack 전력은 약 120kW이다.
이를 이용하면 Rack 전력 1W당 MLCC 수량은 다음과 같다.
441,000개 ÷ 120,000W = 약 3.675개/W
다만 Rack 전력에는 GPU뿐 아니라 CPU, HBM, NVLink Switch, Cooling과 Power Conversion이 포함된다.
가속기 관련 전력이 Rack 전체의 약 75%를 차지한다고 모델상 가정하면, 가속기 전력 1W당 System-equivalent MLCC는 다음과 같다.
3.675 ÷ 0.75 = 약 4.9개/Accelerator W
여기서 4.9개/W는 GPU Package에 실제로 W당 4.9개의 MLCC가 붙는다는 뜻이 아니다.
GPU와 HBM 주변 MLCC뿐 아니라 CPU, Compute Board, Network, Power Conversion 등 해당 가속기를 구동하기 위해 시스템 전체에 필요한 MLCC를 가속기 전력에 배분한 값이다.
따라서 모델의 기본식은 다음과 같다.
AI MLCC 수요 = Accelerator Units × Average TDP × 4.9
여기서 TDP, Thermal Design Power는 해당 반도체가 설계상 처리해야 하는 전력수준이다. 실제 순간 소비전력과 항상 같지는 않지만, 세대별 전력밀도를 비교하는 기준으로 사용할 수 있다.
MLCC 시장금액은 수량에 평균판매가격을 곱해 계산했다.
MLCC Value = MLCC 수량 × Blended ASP
ASP, Average Selling Price는 평균판매가격이다.
Blended ASP는 소용량·고용량·Low-ESL·Embedded 등 여러 MLCC 제품의 평균가격이다.
13. NVIDIA, AMD와 ASIC 출하량 가정
NVIDIA와 ASIC 제조사들은 AI Accelerator의 정확한 연간 출하량을 공개하지 않는다. 따라서 아래 수치는 외부기관 추정과 공개된 Platform Roadmap을 이용한 Base Case이다.
2025년 NVIDIA AI GPU 출하량은 DIGITIMES Research의 약 640만 개 추정을 기준점으로 사용했다. 2028년 1,240만 개는 Fubon 추정 보도를 참고하고, 중간연도와 2029~2030년은 세대전환과 AI Capex 증가를 반영해 연결했다. (DIGITIMES Research)
AMD는 공개된 출하량 자료가 부족하다. 따라서 MI300·MI350에서 72-GPU Helios Rack으로 이동하는 Ramp를 자체 시나리오로 추정했다. AMD Helios는 72개의 MI455X GPU와 EPYC CPU, Pensando Networking을 통합한 Rack-scale Architecture이다. (AMD Helios)
ASIC은 Google TPU, AWS Trainium, Meta MTIA와 Microsoft Maia를 합산했다. 2025년 약 513만 개, 2026년 약 723만 개는 DIGITIMES Research 추정을 사용하고, 2028년 1,500만 개 이상은 Counterpoint 전망을 기준점으로 삼았다. (Counterpoint AI Server ASIC 전망)
NVIDIA의 2025년 640만 개를 모두 72-GPU 시스템으로 환산하면 약 8.9만 개의 72-GPU System-equivalent가 된다.
그러나 이는 실제 물리적 NVL72 Rack 출하량이 아니다. 일부 GPU는 HGX와 PCIe 형태로 판매되기 때문이다.
2028년 이후에는 144-GPU Rack이 도입될 수 있어 물리적 Rack 수와 72-GPU Equivalent 사이의 차이는 더 커질 수 있다.
따라서 이 모델에서는 Rack-equivalent를 보조지표로만 사용하고, 핵심 수요계산은 가속기 출하량과 전력으로 수행했다.
14. NVIDIA MLCC 수요 추정
NVIDIA 가속기 출하량과 평균 TDP에 4.9개/W를 적용하면 다음과 같다.
예를 들어 2025년 계산은 다음과 같다.
640만 개 × 850W × 4.9개/W = 약 266.6억 개
2027년에는 평균 TDP가 1.45kW까지 상승하고 Rubin 비중이 증가한다고 가정해 약 625억 개가 된다.
2030년에는 출하량 증가와 평균 TDP 상승이 동시에 작용해 Power-scaling 기준 약 1,414억 개로 증가한다.
15. AMD MLCC 수요 추정
AMD는 NVIDIA보다 출하량이 작지만, Helios를 통해 Rack-scale Architecture로 이동한다는 점이 중요하다.
Helios는 72개의 MI455X GPU, EPYC CPU와 Pensando Network를 하나의 Rack 구조로 통합한다. 따라서 AMD도 장기적으로는 NVIDIA와 비슷하게 고전력 GPU + HBM + Scale-up Network + 고밀도 PDN 구조로 이동한다.
AMD의 출하량 가정은 세 진영 가운데 불확실성이 가장 높다. NVIDIA처럼 공개된 Rack 출하추정과 장기간의 설치기반이 충분하지 않기 때문이다.
다만 AMD가 Helios 중심의 Rack-scale 사업을 확대할 경우, 단순 GPU 판매보다 CPU·Network·Power Delivery를 포함한 MLCC Content가 더 빠르게 증가할 수 있다.
16. ASIC 진영의 MLCC 수요
ASIC은 Application-Specific Integrated Circuit의 약자이다. 특정 AI 연산에 맞춰 설계된 주문형 반도체를 뜻한다.
대표적으로 Google TPU, AWS Trainium, Meta MTIA와 Microsoft Maia가 있다.
과거에는 ASIC이 GPU보다 전력소비가 낮다는 인식이 강했다. 그러나 최근 AI ASIC은 HBM을 대량으로 탑재하고 수십~수백 개의 Chip을 하나의 Scale-up Domain으로 연결하면서 빠르게 고전력화되고 있다.
Google Ironwood는 다수 TPU를 하나의 Pod로 연결하는 구조를 사용한다. AWS Trainium 계열도 대규모 UltraServer 구조로 확장되고 있으며, Microsoft Maia도 HBM을 탑재한 고전력 추론가속기로 발전하고 있다.
즉 ASIC도 다음 방향으로 이동한다.
Chip당 전력 증가
→ HBM 용량과 대역폭 증가
→ Scale-up Chip 수 증가
→ Rack Power 증가
→ 더 높은 Decoupling 요구
이에 따라 ASIC과 NVIDIA GPU 사이의 MLCC Content 격차도 점차 줄어들 가능성이 있다.
ASIC은 2025년에는 NVIDIA보다 저전력 추론가속기 비중이 높다고 가정해 평균 TDP와 ASP를 낮게 설정했다.
그러나 Google TPU, AWS Trainium과 Microsoft Maia가 HBM 기반 고전력 Architecture로 전환하면서 2027년 이후 평균 TDP와 고사양 MLCC 비중이 빠르게 증가하는 것으로 가정했다.
17. NVIDIA, AMD와 ASIC을 모두 합치면
세 진영을 합산한 Power-scaling 기준 MLCC 수요는 다음과 같다.
Power-scaling 기준 2025~2030년 수량 CAGR은 약 53%이다. 금액 CAGR은 약 59%이다.
금액이 수량보다 더 빠르게 증가하는 이유는 고용량, Low-ESL, Embedded와 고신뢰성 제품의 비중이 높아진다고 가정했기 때문이다.
2025년에는 NVIDIA가 전체 수요의 약 67%를 차지한다.
그러나 2030년에는 ASIC이 약 47%, NVIDIA가 약 43%, AMD가 약 11%를 차지하는 구조가 된다.
이는 MLCC 수요가 장기적으로 NVIDIA 단일 생태계에만 의존하지 않을 수 있음을 의미한다.
Google, AWS, Meta와 Microsoft가 자체 ASIC을 확대하더라도 모두 고전력 가속기, HBM, Network와 PDN이 필요하기 때문이다.
18. 외부 전망과의 교차검증
CICC는 AI 서버용 MLCC 수요를 2026년 약 726억 개, 2027년 약 1,367억 개로 추정한다.
이번 Bottom-up 모델은 2026년 719억 개, 2027년 1,308억 개이다.
차이는 다음과 같다.
2026년: CICC 대비 약 -1%
2027년: CICC 대비 약 -4%
즉 NVIDIA, AMD와 ASIC을 각각 출하량과 전력으로 계산한 결과가 전체 AI 서버 MLCC 전망과 상당히 유사하게 나온다.
2025년 역시 CICC의 2026년 성장률을 역산한 약 388억 개와 이번 모델의 397억 개가 근접한다.
금액에서도 Morgan Stanley를 인용한 공개자료는 2027년 AI 서버 MLCC 시장을 약 9억 달러로 추정한다.
이번 모델의 2027년 값은 약 8.91억 달러이다.
두 독립적인 계산이 수량과 금액에서 모두 비슷하게 나오는 것은 2025~2027년 모델의 방향성이 비교적 합리적이라는 점을 뒷받침한다.
다만 2028~2030년은 NVIDIA Kyber·Feynman, 차세대 TPU와 Trainium 등 아직 BOM이 충분히 공개되지 않은 Platform 비중이 높다. 따라서 장기 추정의 신뢰도는 단기보다 낮다.
19. 2030년 3,320억 개를 그대로 받아들이면 안 되는 이유
이번 모델에서 가장 중요한 Red Team Point는 MLCC/W가 계속 4.9개로 유지되지 않을 가능성이다.
고용량 MLCC가 발전하면 과거 10µF 제품 열 개가 필요했던 공간을 100µF 제품 한두 개가 대체할 수 있다.
Reverse Geometry와 3-Terminal Low-ESL MLCC는 여러 일반 MLCC를 더 적은 부품으로 대체할 수 있다.
GPU Package에 가장 가까운 초고주파 영역에서는 Silicon Capacitor가 MLCC의 일부 역할을 가져갈 수 있다.
따라서 가속기 전력이 증가하더라도 전력 1W당 필요한 MLCC 개수는 점차 감소할 가능성이 있다.
이를 반영해 2028년 이후 MLCC/W를 점진적으로 낮추면 다음과 같은 기술조정 수요가 나온다.
수량은 줄어들 수 있지만 MLCC당 용량과 성능, ASP는 올라간다.
따라서 기술통합을 반영해도 2030년 MLCC Value는 Power-scaling 상단인 23.5억 달러에서 크게 낮아지기보다 약 20억~22억 달러 수준을 유지할 가능성이 있다.
이것이 AI MLCC 시장에서 단순 수량보다 Value Content를 봐야 하는 이유이다.
20. 공급업체 관점에서 무엇을 봐야 하는가
AI용 MLCC 공급업체를 평가할 때 단순 생산수량만 봐서는 충분하지 않다.
첫 번째는 실제 전압과 온도에서의 Effective Capacitance이다. 명목용량이 같더라도 DC Bias와 온도에서 더 많은 용량을 유지하는 제품이 유리하다.
두 번째는 Low-ESL Technology이다. Reverse Geometry, 3-Terminal과 짧은 전류경로를 구현할 수 있어야 한다.
세 번째는 Landside와 Embedded Capability이다. Processor 가까이 배치될수록 외부전극 평탄도와 기판공정 적합성이 중요해진다.
네 번째는 AI Platform Qualification이다. NVIDIA, AMD, Google과 Hyperscaler의 장기간 신뢰성 평가를 통과한 생산능력이 필요하다.
다섯 번째는 고용량 제품이 소비하는 실질 Capacity이다. 100µF급 제품 한 개는 일반 MLCC 한 개보다 더 많은 적층수, 공정시간과 검사부담을 필요로 할 수 있다.
따라서 단순 출하수량보다 다음 지표가 더 중요하다.
47µF·100µF 이상 제품 매출
Low-ESL·Embedded 매출비중
AI 고객 Qualification 수
Blended ASP
고사양 제품 수율
고사양 생산라인 가동률과 증설
21. Thesis를 훼손할 수 있는 요인
가장 먼저 봐야 할 위험은 고용량화에 따른 부품통합이다.
Low-ESL MLCC 한 개가 여러 일반 MLCC를 대체하면 전체 정전용량과 시장금액은 증가해도 MLCC 개수는 예상보다 적을 수 있다.
두 번째는 Silicon Capacitor 대체이다.
GPU Die와 Package에 가장 가까운 초고주파 영역은 Silicon Capacitor가 더 유리할 수 있다. 이 경우 AI 전력밀도는 높아져도 PCB MLCC의 시장점유율은 일부 하락할 수 있다.
세 번째는 Polymer Capacitor와의 역할분담이다.
Polymer Capacitor는 MLCC보다 높은 주파수 대응은 약하지만, 상대적으로 큰 에너지와 양호한 DC Bias 특성을 제공할 수 있다. VRM 출력단의 중저주파 영역에서는 Polymer 비중이 커질 수 있다.
네 번째는 AI 가속기 효율개선이다.
가속기당 Token 처리량이 빠르게 향상되고 수요탄력성이 낮다면 필요한 Rack 수가 줄어들 수 있다. 반대로 비용하락으로 Agent 사용량과 Workflow가 더 빠르게 늘어난다면 전체 Compute 수요는 증가한다.
다섯 번째는 ASIC 출하전망의 불확실성이다.
Google, AWS, Meta와 Microsoft는 자체 가속기 출하량을 공개하지 않는다. 2028년 이후 ASIC 수요는 생산수율, HBM 조달, Software 생태계와 외부고객 판매 여부에 따라 큰 차이가 날 수 있다.
여섯 번째는 공급증설과 ASP 정상화이다.
Murata, 삼성전기, TAIYO YUDEN과 중국·대만 업체가 고용량 MLCC 생산능력을 빠르게 늘리면 공급부족 Premium이 낮아질 수 있다.
22. 최종 판단
AI Agent 시대의 MLCC 수요를 가장 정확하게 표현하면 다음과 같다.
Agent가 MLCC를 직접 소비하는 것은 아니다. Agent가 사용자당 업무량, 연산 Step과 동시 실행량을 늘리면서 더 많은 AI 가속기와 Rack을 필요로 하고, 그 가속기가 저전압·대전류·고전력밀도로 발전하면서 Rack당 MLCC의 기술적 난도와 Value Content가 상승하는 것이다.
수요의 첫 번째 축은 AI 가속기 설치량이다.
More Agents → More Jobs and Steps → More Accelerators → More AI Racks
두 번째 축은 가속기당 전원부품 Content이다.
Higher Power + Lower Voltage → Higher Current Step → Lower Target Impedance
→ Higher Effective Capacitance + Lower ESR/ESL + Closer Placement
따라서 AI MLCC 시장은 다음 식으로 보는 것이 적절하다.
AI MLCC Market = Accelerator Installed Base × MLCC Value per Accelerator × MLCC Share of Capacitor Stack
NVIDIA Rack 기준으로는 GB200 NVL72의 약 40만~45만 개에서 Rubin NVL72의 약 55만~70만 개로, 동일한 72-GPU 시스템당 MLCC Content가 약 25~60% 증가할 가능성이 있다.
Rubin Ultra NVL576은 이러한 72-GPU Rack 8개를 연결한 시스템이므로 전체 Domain 기준 약 440만~560만 개의 MLCC가 필요한 구조로 추정된다.
그러나 더 중요한 변화는 NVIDIA만이 아니다.
AMD는 Helios를 통해 72-GPU Rack-scale 구조로 이동하고 있으며, Google TPU, AWS Trainium, Microsoft Maia와 Meta MTIA도 HBM 기반의 고전력 Scale-up Architecture로 발전하고 있다.
이를 종합하면 AI Accelerator 관련 MLCC 수요는 Base Case에서 다음 경로를 보일 수 있다.
2025년 약 397억 개·2.34억 달러
→ 2027년 약 1,308억 개·8.91억 달러
→ 2030년 기술조정 기준 약 2,700~3,000억 개·20억~22억 달러
즉 2030년에는 ASIC향 MLCC 수요가 NVIDIA향과 비슷하거나 더 커질 수 있다.
결국 AI Agent 시대의 MLCC 수혜는 단순히 값싼 범용부품의 개수가 증가하는 Cycle이 아니다.
더 높은 정전용량을 더 작은 공간에 넣고, 실제 전압과 온도에서 용량을 유지하며, 더 낮은 ESL로 더 빠르게 전류를 공급할 수 있는 소재·공정·배치기술에 구조적인 Premium이 붙는 Cycle에 가깝다.
MLCC는 더 이상 단순한 전기 저장부품만이 아니다.
GPU와 ASIC이 가진 이론적 연산성능을 실제 데이터센터에서 안정적으로 구현하도록 전압을 지켜주는 Power Delivery Infrastructure의 핵심 구성요소로 재평가할 필요가 있다.
#글을 마치며
이번 전망은 AI 데이터센터향 MLCC 수요만을 대상으로 한 추정치이다. 향후 로봇·휴머노이드 등 Physical AI 시장이 본격화되면, 이는 현재 전망에 포함되지 않은 추가 MLCC 성장시장이 될 수 있다.
 |
| Holy Stone Enterprise |
 |
| Holy Stone Enterprise |
스마트폰·PC·가전 등 기존 Legacy End-market은 이번 분석에서 제외했다. 앞으로는 기존 시장보다 AI D/C 중심의 고용량·Low-ESL·고신뢰성 MLCC 수요가 구조적 성장과 Value 측면에서 훨씬 중요해질 것으로 보기 때문이다.
메모리, MLCC Peak-out 논리 실화인가..?
진짜 나만모르는 사회실험 몰카아닌가..?=끝
